총 175개
-
중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 7. 논리함수와 게이트2025.04.291. NAND 게이트 NAND 게이트는 AND 게이트의 출력을 NOT 게이트(inverter)의 입력으로 연결하여 하나의 단위 회로를 구성한 것이다. 진리표와 회로도를 통해 NAND 게이트의 동작을 확인하였다. NAND 게이트가 동작하는 최소 정격 전압을 찾기 위해 입력 전압을 단계적으로 변화시키며 출력을 관찰하였다. 2. NOR 게이트 NOR 게이트는 OR 게이트의 출력을 NOT 게이트(inverter)의 입력으로 연결하여 하나의 단위 회로를 구성한 것이다. 진리표와 회로도를 통해 NOR 게이트의 동작을 확인하였다. 3. XOR ...2025.04.29
-
발광 소자의 특성 및 논리회로 실험 결과보고서2025.11.181. 7 세그먼트 디스플레이 및 논리회로 7 세그먼트 디스플레이는 숫자와 문자를 표시하는 발광 소자로, 논리회로를 통해 제어됩니다. 본 실험에서는 진리표에 따라 각 세그먼트 단자에 입력되는 신호를 분석하고, PSIM과 Proteus 8 시뮬레이션 도구를 사용하여 회로를 구현했습니다. 0001(숫자 1), 0111(숫자 7), 1011(문자 C), 1110(문자 H) 등 다양한 입력 조합에 따른 출력 결과를 확인했습니다. 2. 카르노 맵과 부울 함수 최소화 카르노 맵은 논리함수를 간소화하는 도구로, 진리표의 입력변수 조합에 따른 함수...2025.11.18
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트2024.12.311. 논리회로의 단순화 논리게이트의 조합을 통해 복잡한 논리적 함수관계를 구현할 수 있다. 진리표, 부울대수, 논리회로도를 사용하여 논리회로를 표현할 수 있으며, 이 세 가지 방법은 서로 1:1 대응관계가 있다. 논리회로를 설계할 때는 진리표를 작성하고, 이를 논리식으로 표현한 뒤 부울대수 법칙을 적용하여 단순화하는 과정을 거친다. Karnaugh-map(K-map)을 활용하면 논리식을 더욱 효율적으로 단순화할 수 있다. 2. Karnaugh-map을 통한 논리회로 단순화 Karnaugh-map(K-map)은 진리표를 2차원적으로 ...2024.12.31
-
기본 논리게이트 예비레포트2025.11.181. 기본 논리게이트 디지털 논리 회로에서 논리변수의 입력과 출력 간의 함수적 관계를 나타내는 기본 단위입니다. AND, OR, NOT, NAND, NOR, XOR, XNOR 등이 있으며, 기본 논리 AND, OR, NOT 3개의 게이트를 조합하여 모든 종류의 논리적 관계를 표현할 수 있습니다. 각 게이트는 논리회로도, 부울대수 표현식, 진리표의 3가지 방법으로 표현됩니다. 2. TTL IC와 논리게이트 IC 논리게이트들은 디지털 IC 형태로 제공되며, TTL(Transistor-Transistor Logic) IC는 7400, 7...2025.11.18
-
디지털회로실험: 인코더, 디코더와 코드변환기2025.11.151. 디코더(Decoder) 디코더는 인코더의 역기능으로 디지털 데이터를 아날로그 데이터로 변환하는 논리회로입니다. N비트 2진 입력코드를 M개의 출력선 중 단 하나와만 연관시킵니다. Active high와 active low 두 가지 동작 상태가 있으며, active high는 활성화 신호가 1, active low는 활성화 신호가 0입니다. 2X4 디코더와 BCD-to-10진 디코더가 있으며, 입력 신호에 따라 해당하는 출력선만 활성화됩니다. 2. BCD-to-10진 디코더 BCD-to-10진 디코더는 2N개의 입력 코드 중 특...2025.11.15
-
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 7. 논리함수와 게이트2025.04.291. 논리함수와 논리게이트 논리함수란 논리 변수와 논리 출력값이 대응하는 사상 관계의 하나이며, 논리게이트란 불리안(Boolean) 함수를 구현하는 장치를 말한다. 논리게이트는 하나 또는 그 이상의 이진입력에 대해 논리 연산을 수행하고 결과를 단일 이진 출력으로 나타내게 한다. 이처럼 논리함수와 논리게이트는 회로 설계에 사용되는 중요한 개념이다. 2. AND, OR, NOT 게이트를 이용한 NAND, NOR, XOR 게이트 설계 첫 번째로, AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트를 설계해보았다. ...2025.04.29
-
아날로그 및 디지털회로 설계 실습 실습7_논리함수와 게이트_결과보고서2025.01.211. 논리게이트 논리회로는 모든 전자회로의 기초라고 할 수 있다. 따라서 논리게이트들을 조합하여 다른 논리게이트를 만들거나, 하나의 논리게이트로 다른 논리게이트들을 표현하는 설계능력과 리게이트의 동작 특성을 올바르게 이해하는 것이 매우 중요하다. 2. NAND, NOR, XOR 게이트 AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 진리표와 등가회로를 작성하고 두 입력의 모든 경우에 대해 출력 전압의 값을 측정하였다. 3. NAND 게이트 등가회로 NAND 게이트만 사용하여 AND, OR, NOT 게이트...2025.01.21
-
논리회로와 부울대수, 카르노맵의 기본개념 및 상관관계2025.05.121. 논리회로 논리회로는 논리 게이트를 조합하여 논리식으로 표현한 것으로, 디지털 회로를 구성하는 기본적인 요소이다. 논리회로는 하나 이상의 이진 입력 값에 대해 논리 연산을 수행하여 논리적 출력 값을 얻도록 불 대수를 구현한 물리적 장치이다. 2. 부울대수 부울대수는 논리회로를 간단하게 하기 위한 수학적 도구이다. 부울대수에서는 참을 1, 거짓을 0으로 나타내고, NOT, AND, OR, XOR 등의 논리 연산자를 다룬다. 부울대수는 컴퓨터과학 분야에서 논리 연산을 수행하는데 중요한 역할을 한다. 3. 카르노맵 카르노맵은 임의의 ...2025.05.12
-
서강대학교 디지털논리회로실험 2주차 - Digital Logic Gate2025.01.201. TTL 논리 게이트 TTL(Transistor-Transistor Logic)은 트랜지스터를 조합해 만든 논리 회로를 말한다. TTL 소자에서는 입력과 출력 신호의 전압 차이로 논리 레벨을 표현하며, 일반적으로 입력 신호가 2.0V 이상이면 논리 레벨 1, 0.8V 이하이면 논리 레벨 0으로 간주한다. 출력 신호의 경우 2.7V 이상이면 논리 레벨 1, 0.5V 이하이면 논리 레벨 0으로 간주한다. 이렇게 입력과 출력의 논리 레벨 전압 조건을 다르게 설정하는 이유는 회로에서 발생하는 노이즈로 인해 전압이 변화할 수 있기 때문이...2025.01.20
-
[예비보고서] 11.카운터 설계2025.04.251. 4진 비동기 카운터 교재 이론부의 그림 14-2는 2개의 JK Flip Flop을 이용한 4진 비동기 카운터를 나타낸다. 입력 클럭 펄스 2개마다 Q1 출력은 1개의 펄스를 만들게 되며, Q1 펄스 신호 2개마다 Q2 출력은 1개의 펄스를 만들 것이다. 즉, 1MHz 펄스가 입력된다면 Q1 신호의 주파수는 주파수가 절반이 되므로 0.5MHz, Q2 신호의 주파수는 Q1 신호 주파수의 절반이 되므로 0.25MHz이다. 2. 8진 비동기 카운터 설계 11-3-1에서 설계한 4진 비동기 카운터는 2개의 JK Flip Flop으로 구...2025.04.25
6 / 18
