총 83개
-
울산대학교 전기전자실험 19. 선형 연산 증폭기 회로2025.01.121. 반전 증폭기 반전 증폭기의 경우 R_i값을 변경하며 측정 함으로써 R_i/R_f의 비율로 위상이 반전되어 증폭되는 것을 확인할 수 있었다. 이론값은 전압이득이 -5, 측정값은 -5.2로 조금의 오차가 발생했는데, 이는 오차가 가지고 있는 오차라고 생각할 수 있다. 2. 비반전 증폭기 비반전 증폭기의 경우에는 반전증폭기와 같은 비율로 증폭이 되고 위상도 입력과 동일하게 나오는 것을 확인했다. 이론값은 전압이득이 6, 측정값은 6.3으로 조금의 오차가 발생했는데, 이는 오차가 가지고 있는 오차라고 생각할 수 있다. 3. 가산 증폭...2025.01.12
-
pspice op앰프 예비레포트2025.05.091. OP앰프의 특성 OP앰프는 가장 많이 사용되는 아날로그 IC이며, 이상적인 OP앰프는 무한대의 이득과 입력 임피던스, 영의 출력 임피던스를 갖는다. 실제의 OP앰프는 이상적인 OP앰프에 근사한 특성을 가진다. OP앰프의 이득이 매우 크기 때문에 그대로는 안정된 증폭기로 사용할 수 없고 반드시 외부 귀환을 걸어서 사용해야 한다. 2. 반전 증폭기 반전 증폭기는 입력된 신호에 대해 정해진 증폭도로 신호가 반전되어 출력되는 증폭기이다. 이상적인 OP앰프를 가정한 반전 증폭기의 입력 임피던스와 출력 임피던스는 각각 R_in과 0이다....2025.05.09
-
연산증폭기 예비보고서(고찰포함)A+2025.01.131. 연산증폭기 연산증폭기는 덧셈, 뺄셈, 곱셈, 나눗셈, 미분, 적분 등의 수학적 연산 기능을 수행할 수 있는 전압 이득이 매우 큰 증폭기입니다. 연산증폭기는 5개의 단자로 구성되어 있으며, 양의 전압과 음의 전압을 받아들여 출력값을 만들어냅니다. 연산증폭기는 두 입력 전압의 차이를 증폭하여 출력 전압을 생성합니다. 반전 증폭기와 비반전 증폭기는 연산증폭기의 대표적인 회로 구성 방식입니다. 2. 반전 증폭기 반전 증폭기는 연산증폭기의 두 입력 단자로 들어가는 전류가 0A이고, 두 입력 단자 사이의 전압차도 0V입니다. 따라서 저항...2025.01.13
-
아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서2025.01.241. 연산 증폭기(Op-Amp) 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이를 증폭으로 구현하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해줍니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례한 값에 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-Amp를 가정하면, Vp가 0V이고 Virtual short인 Vn의 전압...2025.01.24
-
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로2025.01.201. 비교 회로 비교 회로는 XOR gate와 AND gate를 이용해 입력받은 두 2진수를 비교한 후 두 수가 같은지 다른지 결과로 출력해준다. 물론 XOR gate의 수를 늘려서 비교하는 입력의 개수를 (2*XOR)개의 꼴로 늘릴 수 있다. 그리고 두 수 중 어떤 것이 더 큰지 비교한 후 출력해주는 magnitude comparator라는 비교회로도 있다. 2. 가산 회로 Half-adder는 1bit의 두 이진수를 더해 2bit의 출력(0부터 3까지)을 내는 기본적인 adder이다. Full-adder는 1bit의 세 이진수를...2025.01.20
-
아주대학교 A+전자회로실험 실험1 예비보고서2025.05.091. 연산 증폭기(OP Amp) 연산 증폭기(OP Amp)는 두 개의 입력단(-IN, +IN)과 한 개의 출력단(OUT)을 갖는 단위 소자다. 입력과 출력은 V_out = A_v(V_+in - V_-in)의 관계를 가지고 두 입력 신호의 전압차를 증폭하는 차동 선형 증폭기이다. 연산 증폭기라고 불리는 이유는 이를 이용해 여러 가지 연산이 가능하도록 회로를 구성할 수 있기 때문이다. 2. 부궤환 증폭기(Negative Feedback Amplifier) 출력을 입력으로 되돌리는 것을 궤환(feedback)이라고 한다. 출력이 입력에 ...2025.05.09
-
전자전기컴퓨터설계1 결과보고서 7주차2025.05.041. 연산증폭기(OP amp) 연산증폭기(OP amp : Operational Amplifier)는 덧셈, 곱셈, 뺄셈, 나눗셈의 수학적인 연산의 기능을 수행할 수 있도록 만들어진 고 이득 직렬증폭기로, 신호처리, 컴퓨터, 통신, 신호발생장치 및 측정장치 등 다양한 종류의 전자 회로에서 중요한 구성 요소(building block)로 사용되고 있다. 이상적인 연산증폭기는 전압이득이 무한대, 입력저항이 무한대, 출력저항이 0, 주파수대역이 0~무한대이다. 연산 증폭기의 최대 장점은 외부에서의 저항, 콘덴서등의 소자로 부귀환을 걸어서 ...2025.05.04
-
에너지변환실험 A+레포트_연산증폭기2025.01.131. 연산 증폭기 연산 증폭기는 수학적인 연산기능을 수행하는 증폭기로, 높은 전압이득, 높은 입력임피던스, 낮은 출력임피던스, 넓은 주파수 대역폭을 갖는다. 비반전 증폭기는 입력전압과 동일한 위상의 출력전압을 갖고, 반전 증폭기는 입력전압과 반대 위상의 출력전압을 갖는다. 비교기는 두 입력신호의 크기를 비교하여 출력을 결정하는 비선형 연산 증폭기 회로이며, 가산기는 다수의 입력전압을 가산하여 출력전압으로 나타내는 연산증폭기 회로이다. 2. 비반전 증폭기 비반전 증폭기는 출력전압이 입력전압과 동일한 위상을 갖는다. 이상적인 연산 증폭...2025.01.13
-
기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계2025.05.101. 입력 입력은 기본적으로 10의자리 스위치와 1의 자리 스위치를 이용하여 각각 구현합니다. 스위치로 입력한 10진수의 값을 Decimal to Binary (74147) 소자를 이용해서 2진수로 변환하고, 이를 4bit adder(74283) 2개를 이용하여 구현한 8bit BCD to Binary를 통해 binary로 변환시켜 2진수 표현 입력 스위치에는 풀업 저항을 사용합니다. 2. 감가산기 계산기의 집적도를 고려하여 가산기와 감산기를 동시에 설계합니다. AND, OR, XOR 와 같은 기본 소자들로 FULL ADDER를 구...2025.05.10
-
홍익대학교 디지털논리실험및설계 1주차 예비보고서 A+2025.05.041. AND 게이트 7408 AND 게이트 7408의 datasheet를 읽고 기본 실험 (1)의 회로를 결선하는 방법을 설명했습니다. Vcc와 GND를 연결하면 쇼트가 발생할 수 있다는 점도 언급했습니다. 2. 기본 실험 (4) 3입력 AND 게이트의 동작 원리를 설명하고 예상 실험 결과를 제시했습니다. 3. 응용 실험 (2) 두 개의 입력 값이 서로 다른 조합일 때 출력이 1이 되는 회로를 구현하고 예상 실험 결과를 제시했습니다. 4. 응용 실험 (3) AND 게이트 7408이 동작하지 않아 모든 입력 조합에 대해 출력이 0이 ...2025.05.04
5 / 9
