총 39개
-
중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계2025.05.101. 전가산기 회로 논리회로에서 전가산기 회로를 구성하여 실험하였다. 전가산기 회로는 A(피가수), B(가수), Cin(자리올림수)의 입력과 S(합), Cout(자리올림수) 출력으로 되있다. 전가산기의 예비보고서에서 확인했던 것처럼 불리언 식 Cout은 A ⊕ B ⊕ Cin이고, S의 경우는 A ⊕ B ⊕ Cin이 된다. 식에 따라 다르게 하여 실험을 진행하였는데 첫 번째 실험에서는 NOT, AND, OR gate으로 전가산기를 구성하였고, 두 번째 실험에서는 XOR, AND, OR gate를 사용하여 전가산기를 구성하였다. 입력과...2025.05.10
-
[A+보장]한양대에리카A+맞은 레포트,논리설계실험,디지털 IC 개요, 조합논리회로,Combinational Logic Circuit2025.01.151. 디지털 IC 개요 디지털 IC는 0과 1을 나타내기 위해 이산적인 범위의 전압을 사용하는 회로이다. 디지털 회로는 조합회로와 순차회로로 분류되며, 조합회로는 현재의 입력 값에 의해서만 출력 값이 결정되는 회로이고 순차회로는 현재의 입력 값과 바로 전의 입력 값에 의해 출력 값이 결정되는 회로이다. 2. 조합논리회로 조합논리회로는 현재의 입력 값에 따른 출력 값을 표현하고 입력으로부터 출력까지의 지연시간으로 이루어진다. 기본적인 논리회로인 논리곱, 논리합, 논리부정 등의 기본적인 논리소자의 조합으로 만들어진다. 3. 부울 대수 ...2025.01.15
-
Multiplexer 가산-감산 예비보고서(고찰포함)A+2025.01.131. 멀티플렉서 멀티플렉서는 N개의 입력 데이터에서 1개의 입력만을 선택하여 단일 channel로 전송하는 것을 말하고, demultiplexer은 이와 반대의 동작을 한다. 멀티플렉서의 논리식은 Y=A⨁B = ĀB+AḆ로 디코더와 유사하다. 멀티플렉서는 데이터통신 시스템에서 특정의 데이터를 선정하기 위하여 사용할 수도 있으며 다수의 RAM이나 ROM을 이용하여 논리회로의 합성도 가능하다. 2. 전가산기 전가산기는 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로의 일종이다. 전가산기는 3개의 디지털 입력(비트)을 받고, ...2025.01.13
-
2023학년도 2학기 방송통신대학교 중간과제물 프로그래밍언어론2025.01.241. 메모리에 적재된 프로그램의 기계어 명령어 수행 과정 CPU는 인출, 해석, 실행의 세 가지 단계를 반복하며 명령어를 처리합니다. 인출 단계에서는 메모리(RAM)에 있는 명령어를 가져오고, 이를 해석하여 해당 명령어에 적혀있는 메모리 주소와 레지스터 값 등을 실제로 처리합니다. 2. 고급 프로그래밍 언어 구현 방법 고급 프로그래밍 언어로 작성된 프로그램을 CPU가 수행하기 위해서는 컴파일러와 인터프리터 두 가지 방법이 사용됩니다. 컴파일러는 소스코드 전체를 한 번에 기계어 코드로 번역하여 하드웨어에 전달하고, 인터프리터는 명령어...2025.01.24
-
[논리회로실험] 실험1. Basic Gates 결과보고서2025.05.081. 전자공학도의 윤리 강령 전자공학도로서 전자공학이 전 세계 인류의 삶에 끼치는 심대한 영향을 인식하여 우리의 직업, 동료와 사회에 대한 의무를 다하고 최고의 윤리적, 전문적 행위를 수행할 것을 다짐하는 IEEE 윤리 헌장에 대해 설명하고 있습니다. 2. 기본 논리 게이트 실험 AND, OR, NAND, NOR, NOT 게이트 등 기본적인 논리 게이트들을 설계하고 입력에 따른 출력 결과를 확인하는 실험을 수행하였습니다. 각 게이트의 특성을 이해하고 실험 결과를 통해 검증하는 과정을 설명하고 있습니다. 3. 복합 논리 회로 실험 A...2025.05.08
-
홍익대학교 디지털논리실험및설계 4주차 예비보고서 A+2025.05.041. 멀티플렉서와 부호기(encoder)의 차이 부호기는 사람이 이해할 수 있는 형태의 비트 조합들을 입력으로 주고 그것을 어떤 특정 비트 조합들과 각각 mapping 시켜서 부호화하는 것이고, 멀티플렉서는 데이터 선택기라고도 불리는데 여러 디지털 입력 데이터 중에서 어떤 데이터를 출력할 것인지 데이터 선택 입력의 조합을 통해서 선택할 수 있습니다. 2. IC 동작을 위한 Vcc와 GND 연결 및 Active LOW/HIGH 확인 각각의 IC를 동작하게 하기 위해서 Vcc와 GND를 몇 번 pin에 연결해야 하는지 확인해야 하고, ...2025.05.04
-
인하대 VLSI 설계 5주차 Multiplexer2025.05.031. Multiplexer Multiplexer는 2개의 입력 신호 중 하나를 선택하여 출력으로 내보내는 게이트 회로입니다. 입력 신호의 개수에 따라 2:1 Mux, 4:1 Mux, 8:1 Mux 등으로 구분됩니다. 이번 실습에서는 2:1 Mux와 4:1 Mux의 레이아웃 작성, netlist 작성 및 시뮬레이션을 수행하였습니다. 2. 2:1 Multiplexer 2:1 Multiplexer는 2개의 입력 단자(IN1, IN2)와 1개의 출력 단자(OUT), 그리고 선택 신호(SEL)로 구성됩니다. SEL이 0이면 IN1이 출력되고...2025.05.03
-
[A+] 일반 논리게이트 응용 예비보고서2025.05.131. 일반 논리 게이트 실험 목적은 OR Gate, AND Gate, NOT Gate, NAND Gate, NOR Gate, XOR Gate와 같은 논리회로의 기본 게이트들의 기본 논리, 이론, 동작 원리를 공부하고 이해하는 것입니다. 특히 NAND Gate, NOR Gate, XOR Gate에 대해 집중적으로 실험하고 동작 원리를 이해하는 것이 목적입니다. 또한 이러한 논리 게이트들을 이용하여 논리식을 구현하고 진리표를 작성하며 동작을 확인하고 특성을 알아보는 것입니다. 2. 양의 논리와 음의 논리 부울 논리에서 1과 0은 조건을...2025.05.13
-
서강대학교 디지털논리회로실험 3주차 - Decoders and Encoders2025.01.201. Karnaugh Map Karnaugh map은 변수들의 조합을 표시하기 위해 변수들을 table에 배치하고 가질 수 있는 값들을 주어 모든 경우의 수를 표현하되, 변수의 상태는 1비트씩 차이가 나도록 나열 해 변수들과 함수값 사이의 관계를 표현해놓은 표다. 설계한 수식을 그대로 회로로 만들기 엔 같은 계산을 반복하게 될 수도 있어 비효율적일 수 있으므로 minimize하는 과정이 필요 한데, 이때 이 카르노맵을 통해 minimize가 가능하다. 표에서 1의 값을 가지는 요소들을 짝수 개만큼 묶어서 최소한의 sum of pro...2025.01.20
4 / 4
