총 3,529개
-
홍익대학교 디지털논리실험및설계 10주차 예비보고서 A+2025.05.041. 비동기식 카운터와 동기식 카운터의 작동 원리와 차이점 비동기식 카운터와 동기식 카운터는 특정한 상태가 반복적으로 발생하는 순서가 2진수의 순서를 따르는데, 상태 변화는 LSB 부분을 클록 펄스의 트리거 에지가 발생할 때마다 계속해서 변하게 만들고 다음 단계의 상태는 이전 단계의 상태들이 모두 1일 때만 변하게 만듦으로써 구현할 수 있습니다. 비동기식 카운터는 카운터 내의 Flip-flop들이 공통의 클록 펄스를 사용하지 않기 때문에 상태 변화가 동시에 일어나지 않고 시간 지연이 누적되지만, 동기식 카운터는 모든 Flip-flo...2025.05.04
-
홍익대 디지털논리실험및설계 10주차 예비보고서 A+2025.05.161. 비동기식 카운터와 동기식 카운터의 차이 비동기식 카운터는 맨 앞의 하나의 Flip-flop에만 CLK가 연결되어 있어 앞의 Flip-flop의 출력이 뒤에 오는 CLK로 작동하므로 회로는 간단하지만 delay가 크다. 동기식 카운터는 모든 Flip-flop에 CLK가 연결되어 있어 동기화가 잘 되지만 회로가 복잡하다. 2. Positive edge triggered D Flip-flop 회로 구현 Positive edge triggered D Flip-flop은 negative edge triggered D Flip-flop의...2025.05.16
-
아날로그 및 디지털회로 설계 실습 실습11_카운터설계_예비보고서2025.01.211. 4진 비동기 카운터 4진 비동기 카운터에 1MHz의 구형파를 인가할 때, Q1 신호의 주파수는 0.5MHz이고 Q2 신호의 주파수는 0.25MHz입니다. 비동기식 4진 카운터에서 첫 번째 Flip Flop의 Q가 두 번째 Flip Flop으로 들어가고 Clk가 inverting되므로 입력 신호가 falling edge일 때 다음 신호가 변화합니다. 2. 8진 비동기 카운터 8진 비동기 카운터의 회로도를 그리고, CLK 입력에 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계합니다. 또한 Q1, Q2, Q3 출...2025.01.21
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 11. 카운터 설계2025.04.291. 4진 비동기 카운터 4진 비동기 카운터 회로에 1MHz의 구형파를 인가하면 Q1 신호의 주파수는 0.5MHz, Q2 신호의 주파수는 0.25MHz가 된다. 입력 신호, Q1 신호, Q2 신호의 파형을 확인할 수 있다. 2. 8진 비동기 카운터 4진 비동기 카운터에 JK Flip Flop을 하나 더 연결하면 8진 비동기 카운터를 설계할 수 있다. 버튼 스위치를 CLK 입력에 연결하여 버튼을 누를 때마다 카운트가 증가하도록 하고, Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터 상태를 표시할 수 있다. 3. 10진 비동기...2025.04.29
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 카운터 설계2025.05.101. 4진 비동기 카운터 1MHz의 구형파를 인가할 때, Q1 신호의 주파수는 500kHz, Q2 신호의 주파수는 250kHz이다. 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그렸다. 2. 8진 비동기 카운터 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계하였다. Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터의 상태에 따라 LED에 불이 들어오도록 연결하였다. 3. 10진 비동기 카운터 16진 비동기 카운터와 리셋 회로를 이용하여 10진 비동기 카운터를 설계하였다. 버튼 입력에 따라 카운터가 증...2025.05.10
-
아날로그 및 디지털회로 설계 실습 실습11_카운터설계_결과보고서2025.01.211. JK Flip-Flop JK Flip-Flop은 두 개의 입력신호에 따라 Logic 1(HIGH) 또는 Logic 0(LOW)값을 출력하는 소자이다. JK Flip-Flop을 이용하여 동기 방식과 비동기 방식으로 카운터를 설계하였다. 2. 동기 카운터 8진 동기 카운터의 경우 JK Flip-Flop 3개를 이용하여 각 2진 비트의 출력을 만들고, Q1의 출력을 2번 째 JK Flip-Flop의 입력으로 사용하고, Q1과 Q2의 출력을 AND 게이트의 입력으로 사용한 후 그 출력을 3번 째 JK Flip-Flop의 입력으로 사용...2025.01.21
-
디지털 논리실험 10주차 예비보고서2025.05.061. 비동기식 카운터와 동기식 카운터 비동기식 카운터는 첫 번째 D Flip-flop의 CP입력에만 CLK 펄스가 입력되고 앞쪽에 있는 D Flip-flop의 출력 값이 뒤쪽에 있는 D Flip-flop의 CLK으로 들어간다. 반면 동기식 카운터는 모든 J-K Flip-flop이 하나의 CLK으로 연결 되어 있다. 두 카운터는 모두 CLK을 줄 때 마다 숫자를 카운트 하는데 실험은 4-bit 카운터이므로 0부터 15까지 순차적으로 나타낸다. 반면 하나의 펄스가 입력되면 모든 J-K Flip-flop이 동시에 작동하는 동기식 카운터와...2025.05.06
-
마이크로프로세서응용 ATmega128 USART 보고서2025.01.241. USART(Universal Synchronous and Asynchronous Receiver and Transmitter) USART는 동기 및 비동기 전송 모드에서 전이중 통신이 가능하고, 멀티 프로세서 통신 모드로 동작할 수 있으며, 높은 저밀도의 브레이트 발생기(Baud Rate Generator)을 내장하고 있습니다. USART는 전 이중 동작, 비동기 방식과 동기 방식 통신모드 지원, 마스터와 슬레이브 클럭 동기 동작, 고해상도 Baud Rate 발생기 내장, 다양한 데이터 비트와 스톱 비트 제공, 패리티 발생과 ...2025.01.24
-
아날로그 및 디지털 회로 설계 실습 결과보고서11 카운터 설계2025.05.151. 비동기 8진 카운터 설계 이 실습에서는 3개의 flip-flop 소자를 사용하여 비동기 8진 카운터를 설계하였습니다. 스위치를 on/off 할 때마다 카운팅이 되도록 하였고, falling edge triggered 소자를 사용하여 스위치를 1->0으로 변경할 때 카운팅이 되도록 하였습니다. 또한 chattering 현상을 방지하기 위해 스위치 하단에 capacitor를 추가로 연결하였습니다. 결과적으로 스위치를 off 상태에서 두 번 클릭할 때마다 숫자가 한 번씩 카운팅 되었습니다. 2. chattering 현상 chatte...2025.05.15
-
한양대 counter2025.05.041. JK Flip Flop JK Flip Flop은 SR FF에 and gate를 추가한 FF이다. SR FF에서 (1,1)을 사용하지 못하는 한계점을 극복하는 Flip-Flop으로 set, reset이 (1,1)일 때 output 값이 toggle 즉, 반전 된다. S(set) R (reset) FF과 마찬가지로, J는 set K는 reset을 뜻한다. JK Flip-Flop의 timing diagram은 다음 과 같다. 다른 FF과 마찬가지로 output 값에서 time delay가 발생한다. (1,1)일 때 toggle 반전...2025.05.04
3 / 353
