총 44개
-
A+받은 다이오드 클램퍼 결과레포트2025.05.101. 다이오드 클램퍼 실험을 통해 다이오드 및 커패시터를 이용한 클램퍼 회로를 구성하고, 출력 파형을 관찰하였다. 양의 클램퍼 회로에서 저항값을 변화시키며 출력 파형을 관찰하였고, 시정수가 작은 경우 커패시터가 일정한 직류 전압값에 수렴하지 않고 정현파의 형태를 나타내는 것을 확인하였다. 저항값이 증가하면서 시정수가 커짐에 따라 출력 파형이 입력 전압을 기준으로 양의 반주기에서 약 1V의 DC 성분이 더해진 형태로 나타나며, 음의 반주기에서 다이오드의 도통 전압에 수렴하는 것을 확인하였다. 음의 클램퍼 회로에서는 저항값이 큰 경우에...2025.05.10
-
전기회로실험 A+ 10주차 결과보고서(신호 발생기의 동작원리)2025.05.071. 신호발생기의 동작원리 신호발생기는 다양한 주파수대의 매우 정확하고 안정성 있는 교류 전압을 출력한다. AF 신호발생기는 가청주파수영역을 수용하며, 상용 AF 신호발생기는 100kHz까지의 주파수영역을 갖도록 설계한다. 대부분의 신호발생기의 출력파형은 정현파이지만 일부 신호발생기에서는 구형파도 발생시킨다. 신호발생기의 일반적인 기능은 전원스위치, 출력조정, 범위조정, 주파수조정이다. 함수발생기는 각기 다른 모양의 다양한 주파수를 갖는 파형을 발생시킨다. 일반적으로 함수발생기는 정현파, 삼각파, 구형파를 발생한다. 함수발생기의 기...2025.05.07
-
중앙대학교 다이오드 결과 보고서2025.01.291. Si 다이오드 DC 특성 Si 다이오드의 DC 특성을 실험을 통해 이해하였다. 순방향 바이어스 시 전압-전류 특성으로 Vd가 0.6V까지는 출력전류가 인가전압의 변화에도 거의 변화가 없다. 그러나 0.6V부터는 미세한 변화가 생기기 시작하다가 0.6~0.7V를 넘어서면 전압의 변화에 전류는 비례적으로 증가한다. 반대로 역방향 전압을 점점 크게 하면 누설전류는 조금씩 증가하다가 어느 값에 가까우면 급격히 증가하기 시작한다. 2. Ge 다이오드 DC 특성 Ge 다이오드의 DC 특성을 실험을 통해 이해하였다. Ge 다이오드는 Si ...2025.01.29
-
7주차 예비 보고서 17장 회로 모의 실험2025.05.011. PSIM과 OrCAD PSpice의 특징 비교 PSIM과 OrCAD PSpice는 회로 시뮬레이션 도구로 각각의 장단점이 있다. PSIM은 전력전자 회로 검증에 적합하며 고조파 및 파형 정보를 제공하지만 제한된 라이브러리와 사용자 친화적 인터페이스가 부족하고 간략화된 소자 모델로 인한 데이터 부정확성이 문제점으로 지적된다. 반면 OrCAD PSpice는 실제 모델을 사용하여 정확성이 높지만 연산 시간이 오래 걸리고 수렴 문제가 발생할 수 있다. 이러한 차이점을 고려하여 시뮬레이션 도구를 선택해야 한다. 2. DC Sweep 해...2025.05.01
-
[전자공학응용실험]5주차_4차실험_실험 14 캐스코드 증폭기_예비레포트_A+2025.01.291. 캐스코드 증폭기 캐스코드 증폭기의 동작 원리를 학습하고, MOSFET을 사용한 캐스코드 증폭기의 특성을 실험을 통해 측정합니다. 캐스코드 증폭기의 입출력 전압 전달 특성을 계산하고, 소신호 등가 회로 개념을 적용하여 전압 이득을 계산한 후 실험을 통해 이를 검증합니다. 또한 증폭기의 DC 동작점을 유지하기 위한 바이어스 회로도 학습하고, 실험을 통해 동작을 확인합니다. 1. 캐스코드 증폭기 캐스코드 증폭기는 전자 회로 설계에서 널리 사용되는 중요한 회로 구조입니다. 이 증폭기는 높은 입력 저항, 낮은 출력 저항, 그리고 높은 ...2025.01.29
-
기초전자실험_5,6장_클리퍼, 클램퍼 회로_결과레포트2025.04.301. 클리퍼 회로 클리퍼의 주된 기능은 인가되는 교류 신호의 한 부분을 잘라서 버리는 것이다. 이러한 과정은 보통 저항과 다이오드의 조합에 의해서 이루어진다. 구형파 입력에 대한 클리퍼 해석은 입력 전압에 두 가지 레벨만 있기 때문에 가장 쉽다. 정현파와 삼각파 입력에 대해서는 다양한 순간적인 값들을 직류값으로 취급하여 출력 레벨을 결정할 수 있다. 2. 클램퍼 회로 클램퍼는 입력 파형의 피크 - 피크 값의 특성을 변경하지 않고 교류 입력 신호를 특정한 레벨로 클램프(고정)하도록 설계된 것이다. 클램퍼는 용량성 소자(커패시터)를 포...2025.04.30
-
전기전자공학실험-차동 증폭기 회로2025.04.301. 차동 증폭기 회로 차동 증폭기 회로는 플러스와 마이너스 입력단자를 가진 회로이다. 두 입력에 인가된 신호에서 위상이 반대인 신호성분은 크게 증폭되지만 동상인 신호성분은 출력에서 상쇄된다. BJT 차동 증폭기 회로와 FET 차동 증폭기 회로의 특성을 이해하고, 차동 전압이득과 공통모드 이득을 계산하고 측정하였다. 또한 전류원을 가진 차동 증폭기의 DC 바이어스와 AC 동작을 분석하였다. 1. 차동 증폭기 회로 차동 증폭기 회로는 전자 회로 설계에서 매우 중요한 역할을 합니다. 이 회로는 두 개의 입력 신호 간의 차이를 증폭하여 ...2025.04.30
-
전기회로설계실습 8장 예비보고서2025.01.201. RL 회로의 과도응답(Transient Response) 이 보고서는 RL 회로의 과도응답을 측정하는 실험 계획을 다루고 있습니다. 주요 내용은 다음과 같습니다: 1) 시정수 10 μs인 RL 직렬 회로를 설계하고, 2) 함수 발생기 출력과 인덕터 전압을 동시에 관측하도록 회로와 오실로스코프를 연결하는 방법, 3) 함수 발생기 출력과 저항 전압을 동시에 관측하는 방법, 4) 함수 발생기 출력이 DC 오프셋이 있을 때의 예상 파형, 5) 저항 양단에 오실로스코프를 연결했을 때의 파형 예상, 6) 주기가 시정수와 같은 사각파를 R...2025.01.20
-
RL회로의 시정수 측정회로 및 방법설계2025.05.151. RL 회로의 시정수 측정 실험을 통해 10mH 인덕터의 시정수를 측정하였다. DMM을 통해 인덕터의 저항을 26.9Ω으로 측정하였고, 1KΩ의 가변저항을 사용하여 10us의 시정수를 갖는 RL 회로를 구성하였다. 오실로스코프를 통해 측정한 결과, 시정수가 8us로 나타났는데, 이는 이론값과 약 20% 정도의 오차가 있었다. 오차의 원인으로는 가변저항과 인덕터의 오차, 측정 과정에서의 오차 등이 있었다. 2. 입력 전압의 OFFSET 및 크기 변화에 따른 영향 입력 전압의 OFFSET을 제거하고 크기를 5V로 증가시켜 실험을 반...2025.05.15
-
중앙대학교 전자회로설계실습 예비11. Push-Pull Amplifier 설계 A+2025.01.271. Classic Push-Pull Amplifier 특성 그림 1(a) 회로를 simulation하기 위한 PSpice schematic을 그리되, BJT를 제외하고 부하저항을 100Ω으로 놓고, Simulation Profile에서 Analysis type을 DC Sweep으로 설정하고서 DC 전압원의 값을 –12 V에서 +12 V까지 0.001 V의 증분으로 증가시킴에 따라 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 확인하였다. 이를 통해 입력전압의 절...2025.01.27
2 / 5
