
총 60개
-
아날로그 및 디지털 회로 설계실습 결과보고서52025.01.171. 전압 제어 발진기 이번 실습에서는 적분기와 슈미트 회로 그리고 BJT를 이용하여 전압제어 발진기 회로를 설계하였다. Vc를 0.5V~4.5V까지 변화시키며 출력주파수를 확인하였다. 1.5V~2.5V 구간에서 포화하며 주파수가 약 17kHz로 수렴하는 것을 볼 수 있었고, 전압제어 발진기의 Gain을 구하면 2.67kHz/V임을 알 수 있었다. 1. 전압 제어 발진기 전압 제어 발진기(Voltage Controlled Oscillator, VCO)는 전압 입력에 따라 출력 주파수가 변화하는 전자 회로 장치입니다. VCO는 주파수...2025.01.17
-
중앙대학교 아날로그및디지털회로 예비보고서52025.01.201. 슈미트 회로의 특성 슈미트 트리거 (=5 V)의 문턱 전압을 2.5 V로 설계하는 방법을 설명합니다. 문턱 전압 계산 공식을 이용하여 저항비를 1:1로 조정하면 원하는 문턱 전압을 얻을 수 있습니다. 실제 회로 설계 및 시뮬레이션 결과를 통해 2.42 V 부근에서 문턱 전압이 나타나는 것을 확인할 수 있습니다. 2. 슈미트 회로의 출력 주파수 계산 슈미트 회로의 출력 주파수 계산 공식을 도출합니다. 실습 이론에 나오는 식(8-3)과 식(8-5)를 연립하여 주파수 공식 f=1/2πRC를 도출할 수 있습니다. 3. 전압제어 발진기...2025.01.20
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 5차 예비보고서2025.01.041. 전압제어 발진기(VCO) 전압제어 발진기(VCO)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인하였습니다. 슈미트 회로와 적분기 회로를 결합하여 VCO를 구현하였으며, 입력 전압 VC에 따른 출력 주파수 f의 변화를 관찰하였습니다. 시뮬레이션 결과, VC가 증가함에 따라 f도 증가하는 경향을 보였으며, 고주파 영역에서는 비선형적으로 증가하는 것을 확인하였습니다. 또한 슈미트 회로의 저항비와 커패시터 값을 변화시키면서 출력 파형을 관찰하였습니다. 1. 전압제어 발진기(VCO) 전압제어 발진기(VCO)는 전자 회로 ...2025.01.04
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프(PLL)2025.05.101. 위상 제어 루프(PLL) 위상 제어루프(PLL)는 전압제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 입출력의 위상 차이를 이용하여 전압제어 발진기를 제어하는 피드백 시스템이라고 할 수 있습니다. PLL의 경우 위상 검출기, 루프 필터, 가변 발진기 이 3가지로 구성되어 있으며, 통신 분야에서 폭 넓게 사용됩니다. 2. 위상 검출기 XOR를 이용한 위상 검출기의 경우 V1과 V2의 위상 차이가 변화에 따른 Vout전압의 평균값 특성은 이론부와 같이 주기적인 파형의 주기를 갖습니다. XOR를 이용한 위상 검출기는 대부분 ...2025.05.10
-
아날로그 및 디지털 회로 설계 실습 결과보고서6 위상제어루프2025.05.151. 위상제어루프(PLL) 이번 실습에서는 위상제어루프(PLL) 회로를 설계하고 분석하였습니다. 입력단에 기준신호(5kHz 사각파)를 인가하여 출력을 확인하였고, 전압제어 발진기(VCO)의 캐패시터 값을 10nF, 100nF, 1uF로 변경하면서 각각의 동작 주파수 범위를 측정하였습니다. 그 결과, 캐패시터 값이 증가할수록 동작 주파수 범위가 낮아지는 것을 확인할 수 있었습니다. 이는 발진주파수 공식에서 캐패시터와 주파수가 반비례 관계에 있기 때문입니다. 또한 VCO의 출력이 LPF를 거쳐 다시 VCO로 피드백되는 구조이므로 캐패시...2025.05.15
-
중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프(PLL) 결과 보고서2025.05.101. 위상 제어 루프(PLL) 이번 실험은 통신 분야에서 채널 설정에 많이 사용하는 PLL을 설계 및 구성하였다. 위상제어루프를 구성할 때 XOR 게이트를 사용했고 5V의 구형파를 인가하였다. VCO의 캐패시터를 10nF, 100nF, 1uF로 바꿔가며 동작주파수 범위가 어떻게 바뀌는지 확인하였다. 첫 번째 실험, 10nF일 때는 약 14~16kHz까지 입출력의 주파수가 같았다. 두 번째 실험, 100nF은 약 5~10kHz까지 입출력의 주파수가 고정되었다. 세 번째 실험, 1uF은 약 1.3k~2.1kHz 까지의 주파수가 고정되었...2025.05.10
-
신호 발생기 설계 실습2025.04.251. Wien bridge 회로 Wien bridge 회로에서 V+와 V-의 관계식을 구하고, 이를 이용하여 1.63kHz에서 발진하는 Wien bridge 회로를 설계하였습니다. 이를 통해 Wien bridge 회로의 Op-amp에 대한 두 입력이 virtual short 되어 있음을 확인할 수 있었습니다. 2. 발진 조건 만족 발진 조건을 만족하는 R1, R2 값을 구하고, Wien bridge oscillator를 설계하였습니다. Pspice 시뮬레이션을 통해 1.48kHz의 발진 주파수를 확인하였고, 이는 목표 주파수 1.6...2025.04.25
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 13장 연습문제 풀이2025.01.021. 위상 선행-지연회로 위상 선행-지연회로에서 입력전압과 출력전압의 크기의 비는 공진주파수에서 1/√2가 된다. 따라서 출력전압의 실효치는 입력전압의 실효치의 1/√2배가 된다. 위상 선행-지연회로의 공진주파수 ω0는 다음과 같이 주어진다: ω0 ≅ 1/√(RC) 2. 빈브리지 발진기 빈브리지 발진기는 비반전 증폭기의 전압분배회로에 저항 R과 병렬로 연결된 2개의 제너다이오드 회로가 추가된 구조이다. 제너다이오드가 도통되면 폐루프 이득이 3이 되어 발진조건을 만족하게 된다. 빈브리지 발진기의 발진주파수는 다음과 같이 계산된다: ω...2025.01.02
-
중앙대학교 전자회로설계실습 예비보고서92025.01.111. Series-Shunt 피드백 증폭기 설계 Series-Shunt 구조의 피드백 증폭기를 설계하고 실험하였습니다. 입력 전압을 0V에서 6V까지 변화시키면서 출력 전압의 변화를 관찰하였습니다. 입력 저항과 부하 저항의 값을 변경하여도 동일한 결과가 나오는 것을 확인하였습니다. 또한 입력 전압을 2V로 고정하고 전원 전압을 변화시켰을 때 출력 전압이 일정 수준 이상에서 더 이상 변하지 않는 것을 확인하였습니다. 2. Series-Series 피드백 증폭기 설계 Series-Series 구조의 피드백 증폭기를 설계하고 실험하였습니...2025.01.11
-
피드백 증폭기 (Feedback Amplifier) 설계 및 실험2025.05.141. Series-Shunt 피드백 증폭기 설계 Series-Shunt 피드백 증폭기 회로를 PSPICE로 시뮬레이션하여 입출력 특성 곡선을 그렸습니다. 입력저항과 부하저항 값을 변경하여 특성 곡선을 비교 분석하였고, 전원 전압 변화에 따른 출력 전압 변화도 확인하였습니다. 출력 전압이 일정 전압 이상에서 더 이상 변하지 않는 이유를 설명하였습니다. 2. Series-Series 피드백 증폭기 설계 Series-Series 피드백 증폭기 회로를 PSPICE로 시뮬레이션하여 입출력 특성 곡선을 그렸습니다. 입력저항과 피드백 저항 값을...2025.05.14