총 35개
-
홍익대학교 디지털논리실험및설계 3주차 예비보고서 A+2025.05.041. 2-bit 복호기 2-bit 복호기의 경우 2-bit input의 가능한 모든 조합 4가지 (00, 01, 10, 11) 각각에 대한 디코딩 게이트의 출력을 통해서 어떤 input이 들어왔는지 확인할 수 있습니다. 기본 실험 (1) 회로의 경우 (00, 01, 10, 11)에 대한 디코딩 게이트는 각각 (Y0, Y1, Y2, Y3)이고, 어떤 input 이냐에 따라서 특정 디코딩 게이트의 출력만 1이 되고 나머지는 0인 Active HIGH로 회로가 설계되었기 때문에 디코딩 게이트의 출력을 LED를 통해 확인함으로써 어떤 in...2025.05.04
-
컴퓨터과학 개론 - 2진법과 부호있는 정수2025.01.251. 2진법 변환 10진수 69.6875를 2진수로 변환하는 과정을 설명합니다. 정수 부분과 소수 부분을 각각 2진수로 변환하고 이를 합쳐 최종 2진수 값 1000101.1011을 도출합니다. 또한 이 2진수를 8진수와 16진수로 변환하는 과정도 설명합니다. 2. 부호 있는 정수 표현 부호 있는 정수를 컴퓨터에서 표현하는 3가지 방식(부호 비트 필드, 1의 보수, 2의 보수)을 설명합니다. 각 방식의 장단점과 2의 보수 방식이 가장 효율적이라는 점을 설명합니다. 3. 배열 배열의 개념과 1차원 배열, 2차원 배열 등 다차원 배열에 ...2025.01.25
-
홍익대학교 디지털논리실험및설계 5주차 예비보고서 A+2025.05.041. 전가산기 전가산기는 2개의 입력 비트와 입력 캐리를 받아 합의 출력과 출력 캐리를 발생합니다. 즉, 기본적으로 전가산기는 1비트 크기의 2진수 3개를 입력으로 받아서 그것들의 이진 덧셈 결과를 출력하는 시스템이라고 생각할 수 있습니다. 전가산기의 진리표로부터 합의 출력 (Σ) = (A XOR B) XOR C(in)이고 출력 캐리 (C(out)) = (A AND B) OR {(A XOR B) AND C(in)}이 됩니다. 따라서 [그림 2]의 회로는 전가산기로 동작하게 됩니다. 2. 반가산기 반가산기는 1비트 크기의 2진수 2개...2025.05.04
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
[논리설계] 연습문제 2장 풀이2025.04.281. 1의 보수와 2의 보수 연습문제 2.15에서는 4비트 길이의 1의 보수와 2의 보수를 구하는 문제가 제시되었습니다. 1의 보수는 각 비트를 반대로 바꾸어 구하며, 2의 보수는 1의 보수에 1을 더하여 구합니다. 연습문제 2.16에서는 8비트 길이의 1의 보수와 2의 보수를 구하는 문제가 제시되었습니다. 2. 2의 보수 덧셈을 이용한 산술 연산 연습문제 2.20에서는 2의 보수 덧셈을 이용하여 5비트 길이의 산술 연산을 수행하는 문제가 제시되었습니다. 2의 보수 덧셈을 통해 양수와 음수의 덧셈을 수행할 수 있습니다. 연습문제 2...2025.04.28
-
디지털 논리실험 6주차 예비보고서2025.05.061. ALU 74181의 기능 ALU 74181을 이용하여 네 자리 이진수의 덧셈을 구현하는 방법을 설명하였습니다. 74181의 A+B, XOR, A-B-1, AB minus 1 기능을 이용하여 이진수의 덧셈, 비교, 뺄셈 등을 수행할 수 있습니다. 2. 이진수 덧셈 구현 ALU 74181의 A+B 기능을 이용하여 네 자리 이진수의 덧셈을 구현하는 방법을 설명하였습니다. 입력 값이 active low이므로 실제 입력 값을 반대로 넣어야 하며, 출력 값 역시 active low임을 주의해야 합니다. 3. 이진수 비교 구현 ALU 74...2025.05.06
-
디지털시스템설계실습_HW_WEEK92025.05.091. 4비트 CLA 어드러 4비트 CLA 어드러를 구현하고 RTL 스키매틱과 합성 스키매틱을 비교했습니다. 테스트 벤치 코드를 통해 시뮬레이션을 수행했고, 결과 분석을 통해 Critical Path Delay가 6.672ns임을 확인했습니다. 2. 32비트 CLA 어드러 32비트 CLA 어드러를 구현하고 RTL 스키매틱과 합성 스키매틱을 비교했습니다. 테스트 벤치 코드를 통해 시뮬레이션을 수행했고, 결과 분석을 통해 Critical Path Delay가 7.416ns임을 확인했습니다. 3. 비트 수에 따른 Critical Path ...2025.05.09
-
마이크로프로세서응용실험 4주차 Lab04 결과레포트 (A+자료)2025.01.121. Number system / ASCII code 8진수와 16진수는 2진수를 3bits, 4bits 단위로 묶어 표현하는 수체계이다. 이들은 모두 10진수로 상호변환 가능하다. 컴퓨터는 음수를 포함한 signed number를 표현하기 위해, 2's complement를 사용한다. ASCII code는 문자를 표현하기 위한 코드로, 0x00~0x1F, 0x7F의 경우 총 33개의 control character로, 나머지는 95개의 printerable character로 구성된다. 2. Flags / Updating flag...2025.01.12
-
전기및디지털회로실험 실험 7. 디코더와 인코더 예비보고서2025.05.101. 코드 코드는 일정한 규칙에 따라 다른 형태의 정보로 표현할 수 있도록 사전에 약속해 놓은 규칙을 의미하며, 부호(符號)라고도 한다. 보통은 사람보다는 기계에서 판독을 위한 용도로 만들어진다. 숫자, 기호, 알파벳 등을 이진수 형태로 정해놓은 확장 아스키코드(Extended ASCII)가 대표적이며, 알파벳 'A', 'B'가 각각 이진수 '0100 0001', '0100 0010'으로 표현된다. 통신에 사용되는 모스부호 역시 대표적인 코드중 하나로, 짧은 발신전류 '∙'와 상대적으로 좀 더 긴 발신전류 '-'를 조합하여 숫자나 ...2025.05.10
-
홍익대학교 디지털논리실험및설계 4주차 예비보고서 A+2025.05.041. 멀티플렉서와 부호기(encoder)의 차이 부호기는 사람이 이해할 수 있는 형태의 비트 조합들을 입력으로 주고 그것을 어떤 특정 비트 조합들과 각각 mapping 시켜서 부호화하는 것이고, 멀티플렉서는 데이터 선택기라고도 불리는데 여러 디지털 입력 데이터 중에서 어떤 데이터를 출력할 것인지 데이터 선택 입력의 조합을 통해서 선택할 수 있습니다. 2. IC 동작을 위한 Vcc와 GND 연결 및 Active LOW/HIGH 확인 각각의 IC를 동작하게 하기 위해서 Vcc와 GND를 몇 번 pin에 연결해야 하는지 확인해야 하고, ...2025.05.04
2 / 4
