총 142개
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
성 평등을 주제로 한 사회적 쟁점과 입장2025.01.221. 군 복무 가산점제 군 복무 가산점제는 남성의 군 복무로 인한 손실을 보상하기 위해 도입되었지만, 여성과 군 복무를 하지 않은 남성에게 차별적이라는 비판을 받고 있다. 찬성측은 남성의 희생에 대한 보상이 필요하다고 주장하지만, 반대측은 성별에 따른 불평등을 심화시킬 수 있다고 지적한다. 2. 여성고용할당제 여성고용할당제는 직장 내 성별 불균형을 해소하고 여성의 고용 기회를 확대하기 위해 도입되었다. 하지만 이 제도 역시 남성에게 역차별로 인식될 수 있으며, 실질적인 역량보다 성별이 우선시되는 불합리한 고용관행을 초래할 수 있다는...2025.01.22
-
홍익대_디지털논리회로실험_5주차 예비보고서_A+2025.01.151. 전가산기 전가산기는 입력 3개를 받아 2개의 결과를 출력한다. 이때 입력에는 자리올림수가 포함되어있다고 생각할 수 있다. 전가산기는 3개의 입력을 이진수로 더해 이진수 결과로 나타내준다. 은 이진수로 합한 결과의 2^1의 자리를 표현한다. 그러므로 입력값 3개 중 2개 이상이 1일 경우에만 = 1이여야한다. 이를 = AB+ (A⊕B으로 구현했다.∑는 이진수로 합한 결과의 2^0의 자리를 표현하므로 입력값 3개 중 1개 또는 3개가 1일 때, 즉 1이 홀수개일 때만 ∑ = 1이여한다. 이를 ∑ = (A⊕B으로 구현했다. 2....2025.01.15
-
OP-AMP를 이용한 복합 증폭 실험 결과 보고서2025.01.051. 가산 증폭 회로 가산 증폭 회로는 반전 증폭 회로의 한 종류로, 입력단자를 하나 더 추가한 회로입니다. 이 회로에서 출력전압 Vo는 입력전압 V1, V2, V3의 합에 비례하여 증가합니다. 실험을 통해 가산 증폭 회로의 동작을 확인하고, 이론값과 측정값의 오차율을 계산하였습니다. 2. OP-AMP 특성 및 활용 이번 실험에서는 OP-AMP의 다양한 증폭 기능을 확인하였습니다. 741 모델과 158 모델의 차이점을 비교하였고, 반전 증폭과 비반전 증폭 파형을 측정하였습니다. 실험 결과 OP-AMP의 특성을 잘 이해할 수 있었고,...2025.01.05
-
디지털시스템설계실습_HW_WEEK92025.05.091. 4비트 CLA 어드러 4비트 CLA 어드러를 구현하고 RTL 스키매틱과 합성 스키매틱을 비교했습니다. 테스트 벤치 코드를 통해 시뮬레이션을 수행했고, 결과 분석을 통해 Critical Path Delay가 6.672ns임을 확인했습니다. 2. 32비트 CLA 어드러 32비트 CLA 어드러를 구현하고 RTL 스키매틱과 합성 스키매틱을 비교했습니다. 테스트 벤치 코드를 통해 시뮬레이션을 수행했고, 결과 분석을 통해 Critical Path Delay가 7.416ns임을 확인했습니다. 3. 비트 수에 따른 Critical Path ...2025.05.09
-
A+ / 디지털시스템설계 가/감산기 실험보고서2025.05.131. 프로그래머블 반 가/감산기 A입력의 반전 유무에 따라 가산기와 감산기로 동작하며, XOR 게이트의 특성을 이용하여 두 회로를 하나로 합쳐 반가감산기 회로를 구성할 수 있다. 실험을 통해 이를 확인하고 이해할 수 있었다. 2. 프로그래머블 전 가/감산기 프로그래머블 전 가/감산기는 제어신호에 따라 가산기와 감산기로 동작할 수 있는 회로이다. 실험을 통해 이를 확인하고 이해할 수 있었다. 3. 4비트 병렬 가산기 7483 IC 소자를 이용하여 4비트 병렬 가산기를 구성하고, 입출력 관계를 실험적으로 확인할 수 있었다. 입력을 피가...2025.05.13
-
전압 분배기와 전압 가산기 실험2025.01.021. 전압 분배기 전압 분배기 실험에서는 저항을 이용하여 입력 전압을 분배하는 회로를 구성하고, 이론값과 실측값을 비교하였습니다. DC 전압과 AC 전압에 대해 각각 100:1, 10:1 분배기 회로를 구성하여 실험하였으며, 측정값과 이론값이 잘 일치하는 것을 확인하였습니다. 이를 통해 옴의 법칙과 전압 분배 원리를 이해할 수 있었습니다. 2. 전압 가산기 전압 가산기 실험에서는 DC 전압과 AC 전압을 합성하는 회로를 구성하고, 출력 파형을 관찰하였습니다. DC 전압과 AC 전압이 중첩되어 나타나는 출력 파형을 통해 전압 가산 원...2025.01.02
-
기업경영과 비즈니스 전략 과제 A+ (가산점)2025.05.101. 넷플릭스의 비즈니스 모델 혁신 넷플릭스는 기술적 패러다임의 변화 속에서 인터넷 기술, 빅데이터 기술, 차별화된 오리지널 콘텐츠 등을 활용하여 혁신적인 비즈니스 모델을 도입하였다. 이를 통해 기존 방송 및 영화 산업의 디지털 전환을 이끌었으며, 소비자들의 시청 패턴과 소비 습관의 변화에 큰 영향을 주었다. 2. 디즈니+의 경영전략 디즈니+의 경영자라면 다음과 같은 전략을 구사할 것이다: 1) 디즈니만의 오리지널 콘텐츠 투자, 2) 기술적 혁신을 통한 사용자 경험 강화, 3) 시장 확대와 로컬화, 4) 다양한 가격 모델 제시. 이...2025.05.10
-
아날로그 및 디지털 회로 설계 실습 결과보고서 - 4-bit adder 회로설계2025.05.151. 4-bit adder 회로 설계 이번 설계 실습에서는 기본적인 전가산기를 설계한 후 이를 응용하는 실습을 진행하였다. 다만, 제목에서는 4bit adder의 회로였으나 실제 실습 시에는 A0A1 + B0B1을 실행하는 2bit adder를 구현하였다. 이 과정에서, carry bit로 인한 영향과, output으로 나타나는 덧셈 결과를 LED의 점등으로 확인하며 진행하였다. 실제로 실습을 진행하며 입력하는 값에 맞게 계산하여 출력을 예측하여 미리 진리표를 작성하고 실습을 진행하였는데, 실제 나타난 값 역시 이와 같은 값이 나타...2025.05.15
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 결과레포트 [참고용]2024.12.311. 논리조합회로의 설계 이 실험에서는 논리게이트 조합을 통해 복잡한 논리적 함수관계를 구하는 연습을 진행하고, K-map을 응용하여 논리함수를 효율적으로 단순화시키는 방법을 배웁니다. 또한 don't care 조건을 다루고, 조합논리회로 설계를 직접 해보며 가산기의 회로를 구현하고 반가산기와 전가산기의 기본 동작을 이해함으로써 논리회로 조작능력을 기릅니다. 2. 논리회로 설계 및 검증 실험을 통해 다양한 논리회로를 설계하고 구현하여 그 동작을 확인합니다. 예를 들어 4개의 버튼을 이용한 논리회로, 반가산기 및 전가산기 회로 등을 ...2024.12.31
2 / 15
