총 1,011개
-
영유아의 과학적 자아 형성과 특징2025.01.171. 과학적 자아의 개념 과학적 자아는 개인이 과학적 사고와 탐구 과정을 통해 자신과 세상을 이해하는 중요한 자아 개념입니다. 이는 호기심, 탐구 정신, 논리적 사고 등의 요소를 포함하며, 어린 시절부터 형성되어 다양한 경험과 교육을 통해 발전합니다. 2. 영유아의 과학적 자아 형성 영유아는 자연스럽게 과학적 자아를 형성하기 시작합니다. 이 시기의 어린이는 주위 환경에 대한 강한 호기심과 탐구 욕구를 가지고 있으며, 이를 통해 기초적인 과학적 개념을 습득하게 됩니다. 부모와 교사는 이러한 특성을 이해하고 지원해야 합니다. 3. 영유...2025.01.17
-
홍익대_디지털논리회로실험_1주차 예비보고서_A+(분반 보고서점수 1등)2025.01.151. AND 게이트 AND 게이트의 경우 두 개의 input이 모두 1이여야 output도 1이 되기 때문에 4번째 경우를 제외하곤 X가 모두 0이다. 네번째의 경우에만 X가 1이다. 2. OR 게이트 OR 게이트의 경우 2개의 input 중 한 개만 1이여도 output이 1이기 때문에 첫번째의 경우를 제외하곤 X가 모두 1이다. Input이 모두 0인 첫번째 경우만 output이 0이다. 3. NOT 게이트 NOT 게이트의 경우 output은 input의 반대값이다. 예로 들어 input이 0이라면 output은 1, input...2025.01.15
-
전기및디지털회로실험 실험3 결과보고서2025.01.121. 부울대수 부울대수의 기본 공리와 정리를 이해하고, 부울대수식을 논리회로로 표현하고 간단화하는 방법을 익혔다. 드모르강의 정리를 이해하고 부울대수에 활용하는 방법을 익혔다. 2. 논리조합 논리조합의 기초를 익히고, 논리게이트의 대체기호 및 그 의미를 숙지했다. 서로 다른 게이트간의 치환방법을 익히고 이를 통해 기본 게이트들 간의 상관관계를 숙지했다. 3. 논리회로 단순화 복잡해보이는 논리회로를 부울대수와 논리조합의 간단화를 통해 단순화시킬 수 있음을 알게 되었다. 이를 통해 회로를 파악하기 용이하고, 필요없는 부품과 결선을 줄여...2025.01.12
-
[아동발달] 아동기 인지 발달 내에서 논리적 사고 시작의 필요한 개념 습득2025.01.291. 보존논리(Conservation logic) 보존논리란 어떤 수, 길이, 물질, 면적, 부피 등은 그 순서나 형태를 바꾸어 여러 가지 방식으로 제시한다 하더라도 항상 변하지 않는다는 것을 아는 능력을 의미한다. 2. 비례논리(Proportion logic) 비례논리란 어떤 두 비에 있어서 그 비(ratio)의 값이 같다는 논리를 바탕으로 비례와 관련된 규칙 혹은 관계들 간의 관계(relations between relations)를 의미한다. 3. 변인통제논리(Control of variable logic) 변인통제논리란 상황...2025.01.29
-
논리회로및실험 레포트2025.01.181. Clock Control Block Clock Control Block은 50 MHz의 오실레이터와 표시부, 클럭 제어부로 구성되어 있습니다. 사용자가 Clock Control Switch를 이용하여 16개의 클럭을 선택할 수 있으며, 7-Segment와 LED를 통해 현재 FPGA 디바이스 모듈로 공급되는 클럭 값과 주파수 대역을 확인할 수 있습니다. 또한 FPGA 디바이스 모듈에 별도의 오실레이터를 장착하여 사용할 수 있습니다. 2. 7-Segment Array 4개의 7-Segment가 하나로 구성된 7-Segment L...2025.01.18
-
논리회로및실험 레포트2025.01.181. NAND 게이트 NAND 게이트는 AND 게이트와 반대로 부정 논리곱을 구현한 디지털 논리 회로의 일종입니다. 두 개 이상의 입력과 하나의 출력으로 구성되며, 입력 모두가 참일 때만 출력이 거짓이 되고 나머지 경우 모두 출력이 참이 됩니다. 즉, 입력 중 하나라도 거짓 값이 있다면 출력은 참이 됩니다. 2. NOR 게이트 NOR 게이트는 OR 게이트와 반대로 부정 논리합을 구현한 디지털 논리 회로의 일종입니다. 두 개 이상의 입력과 하나의 출력으로 구성되며, 입력 모두가 거짓일 때만 출력이 참이 되고 나머지 경우 모두 출력이 ...2025.01.18
-
디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 22025.05.161. 부울대수와 카르노맵 실험 1에서는 다음 회로를 시뮬레이션하고 진리표를 완성하였으며, 카르노 맵을 이용하여 각각의 논리식을 구하였습니다. 실험 결과는 이론값과 대체적으로 유사하게 나왔으며, 논리레벨 H 단계는 4.4V 정도로 충분히 잘 나왔고, 논리레벨 L 단계에서도 0.xxxV 정도로 거의 흡사한 결과를 보였습니다. 2. RS Flip-Flop 실험 3에서는 NOR 게이트, NAND 게이트, 그리고 클럭 신호를 이용한 RS Flip-Flop 회로를 각각 시뮬레이션하고 진리표를 작성하였습니다. 실험 결과 역시 이론값과 대체적으로...2025.05.16
-
5주차 결과 보고서 19장 논리회로 응용 및 Karnaugh Map (1)2025.05.031. 논리회로 응용 논리회로 응용 및 Karnaugh Map 실험을 통해 논리식의 간략화와 논리회로 구성을 실험하였습니다. 주어진 부울 대수식을 이용하여 논리회로를 설계하고, 카르노 맵을 활용하여 간략화하는 과정을 수행하였습니다. 실험 결과를 통해 간략화된 회로와 원래 회로의 출력이 동일함을 확인하였습니다. 2. Karnaugh Map Karnaugh Map을 활용하여 주어진 부울 대수식을 간략화하는 과정을 수행하였습니다. Karnaugh Map을 통해 얻은 간략화된 식과 부울 대수식을 이용한 간략화 결과가 동일함을 확인하였습니다....2025.05.03
-
A+ / 디지털시스템설계 가/감산기 실험보고서2025.05.131. 프로그래머블 반 가/감산기 A입력의 반전 유무에 따라 가산기와 감산기로 동작하며, XOR 게이트의 특성을 이용하여 두 회로를 하나로 합쳐 반가감산기 회로를 구성할 수 있다. 실험을 통해 이를 확인하고 이해할 수 있었다. 2. 프로그래머블 전 가/감산기 프로그래머블 전 가/감산기는 제어신호에 따라 가산기와 감산기로 동작할 수 있는 회로이다. 실험을 통해 이를 확인하고 이해할 수 있었다. 3. 4비트 병렬 가산기 7483 IC 소자를 이용하여 4비트 병렬 가산기를 구성하고, 입출력 관계를 실험적으로 확인할 수 있었다. 입력을 피가...2025.05.13
-
전기및디지털회로실험 실험6 결과보고서2025.01.121. 논리조합회로 설계 실험을 통해 논리게이트의 조합으로 복잡한 논리적 함수관계를 구현하는 방법을 익히고, 불필요하게 복잡한 논리함수를 단순화시키는 카르노맵 활용법과 돈케어 조건 다루는 방법을 실습하였다. 또한 조합논리회로 설계의 예로 덧셈기(가산기)의 회로를 구현하여 반가산기와 전가산기의 기본동작을 이해하고 실제 회로설계에 적용하는 능력을 키웠다. 2. 논리회로 설계 및 구현 실험을 통해 주어진 조건을 만족시키는 부울함수를 구하기 위해 카르노맵과 don't care condition을 사용하여 SOM 형태의 부울대수식을 얻고, 이...2025.01.12
10 / 102
