
총 31개
-
아날로그 및 디지털 회로 설계실습 예비보고서 11주차2025.01.171. 조합논리회로 설계 이 실습에서는 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것을 목적으로 합니다. 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언 식을 구합니다. 이를 바탕으로 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하며, XOR 게이트를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계합니다. 마지막으로 1-bit 가산기 회로를 이용하여 2-bit 가산기 회로를 구성합니다. 1. 조합논리회로 설계...2025.01.17
-
[A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험2025.01.151. 반가산기 반가산기는 2진수 한자리를 덧셈하여서 Carry값과 Sum의 결과를 출력한다. 구조는 출력2개와 입력2개로 구성되어 있으므로 가산기의 기본적인 기능을 수행 가능하다. Sum은 두 Bit를 합한 것을 의미하고, Carry는 상위 비트로 올라갈 때의 자리를 올려주는 수를 의미한다. 반가산기의 진리표를 확인하고, 회로를 구현할 수 있다. 2. 전가산기 전가산기는 반가산기에서 Carry를 입력에 추가하면 전가산기의 구조가 나온다. 각각의 bit와 전의 bit에서 올라오는 Carry의 덧셈 연산이라고 불린다. Cin(Carry...2025.01.15
-
아날로그 및 디지털 회로 설계 실습 결과보고서 - 4-bit adder 회로설계2025.05.151. 4-bit adder 회로 설계 이번 설계 실습에서는 기본적인 전가산기를 설계한 후 이를 응용하는 실습을 진행하였다. 다만, 제목에서는 4bit adder의 회로였으나 실제 실습 시에는 A0A1 + B0B1을 실행하는 2bit adder를 구현하였다. 이 과정에서, carry bit로 인한 영향과, output으로 나타나는 덧셈 결과를 LED의 점등으로 확인하며 진행하였다. 실제로 실습을 진행하며 입력하는 값에 맞게 계산하여 출력을 예측하여 미리 진리표를 작성하고 실습을 진행하였는데, 실제 나타난 값 역시 이와 같은 값이 나타...2025.05.15
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
중앙대 아날로그및디지털회로설계실습 예비보고서 9장 4bit adder 회로설계2025.05.051. 조합논리회로 조합논리회로의 한 예로 가산기 회로를 설계하는 방법을 설명합니다. 전가산기의 진리표, Karnaugh 맵을 이용한 불리언식 간략화, NAND-NAND 또는 NOR-NOR 로직 회로 설계, XOR gate를 이용한 다단계 조합 논리 회로 설계 등의 내용이 포함되어 있습니다. 2. 2Bit 가산기 회로 위에서 설계한 전가산기 회로를 연결하여 2Bit 가산기 회로를 설계하는 방법을 설명합니다. XOR gate를 이용한 전가산기 두 개를 연결하여 2Bit 가산기 회로를 구현하는 내용이 포함되어 있습니다. 1. 조합논리회로...2025.05.05
-
홍익대_디지털논리회로실험_5주차 예비보고서_A+2025.01.151. 전가산기 전가산기는 입력 3개를 받아 2개의 결과를 출력한다. 이때 입력에는 자리올림수가 포함되어있다고 생각할 수 있다. 전가산기는 3개의 입력을 이진수로 더해 이진수 결과로 나타내준다. 은 이진수로 합한 결과의 2^1의 자리를 표현한다. 그러므로 입력값 3개 중 2개 이상이 1일 경우에만 = 1이여야한다. 이를 = AB+ (A⊕B으로 구현했다.∑는 이진수로 합한 결과의 2^0의 자리를 표현하므로 입력값 3개 중 1개 또는 3개가 1일 때, 즉 1이 홀수개일 때만 ∑ = 1이여한다. 이를 ∑ = (A⊕B으로 구현했다. 2....2025.01.15
-
전기및디지털회로실험 실험 6. 논리조합회로의 설계 예비보고서2025.05.101. 논리게이트의 조합과 설계 논리게이트의 조합으로 복잡한 논리적 함수관계를 구현하는 방법을 설명합니다. 불대수와 논리 다이어그램을 사용하여 원하는 기능을 수행하는 논리회로를 구현할 수 있습니다. 진리표를 작성하고 이를 바탕으로 부울 대수식과 논리회로도를 도출하는 과정을 설명합니다. 2. 카르노 맵에 의한 논리회로의 단순화 카르노 맵은 불 대수 함수를 단순화하는 방법입니다. 입력변수와 출력을 도식화하고 같은 출력의 패턴을 찾아 묶음으로 단순화합니다. 또한 Don't Care 조건을 활용하여 효율적으로 카르노맵의 답을 구할 수 있습니...2025.05.10
-
컴퓨터구조(전자계산시 논리회로에서 조합논리회로와 순서논리회로의 차이점)2025.05.161. 조합논리회로 조합논리회로란 현재의 입력값에 따라 출력에는 항상 똑같은 값이 결정되는 논리회로로, 기억 장치가 따로 쓰이지 않는 논리회로를 의미한다. 조합논리회로는 논리곱, 논리합, 논리 부정의 세 가지 기본 논리 회로를 조합하여 구성되며 입력, 논리 게이트, 출력으로 구성된다. 조합논리회로에는 반가산기, 전가산기, 반감산기 등이 있다. 2. 순서논리회로 순서논리회로는 이전 상태에서의 신호 및 외부 입력 신호에 따라 출력이 결정되는 회로로, 이전 상태를 계속 유지하기 위해서는 되먹임 논리회로를 가지고 있어야 한다. 순서논리회로는...2025.05.16
-
아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_예비보고서2025.01.211. 조합논리회로 설계 조합논리회로의 한 예로 가산기 회로를 설계하는 방법을 이해한다. 전가산기에 대한 진리표를 작성하고 Karnaugh 맵을 이용하여 간소화된 불리언식을 구한다. 이를 바탕으로 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하고, XOR gate를 이용하여 보다 간소화된 다단계 조합 논리회로를 설계한다. 마지막으로 2Bit 가산기 회로를 설계한다. 2. 전가산기 설계 전가산기에 대한 진리표를 작성하고 Karnaugh 맵을 이용하여 간소화된 불리언식을 구한다. 이를 ...2025.01.21
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 9. 4-bit Adder 회로 설계2025.04.291. 조합논리회로 설계 이 보고서는 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것을 목적으로 합니다. 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언 식을 구합니다. 이를 바탕으로 2-level 회로와 XOR 게이트를 이용한 다단계 조합 논리 회로를 설계합니다. 마지막으로 2비트 가산기 회로를 설계합니다. 2. 전가산기 설계 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 Sum of Product 또는 Product of Sum 형태의 간소화된 불리...2025.04.29