총 3개
-
Logic gates-TTL gates와 드모르간의 법칙2025.11.161. 드모르간의 법칙 (DeMorgan's Law) 드모르간의 법칙을 공부하고 이를 이용하여 boolean logic equation을 간단하게 하거나 개선하는 방법을 다룬다. NAND gate로 구성된 회로가 OR gate와 같은 논리를 가짐을 확인하고, 이를 통해 논리식의 변환과 단순화 원리를 학습한다. 진리표를 통해 A·B와 A+B의 관계를 분석하고 논리 게이트 간의 동치성을 이해한다. 2. XOR 게이트 (Exclusive-OR Gate) XOR는 2개의 입력 상태가 서로 다를 때 참인 논리 게이트이다. INVerter, A...2025.11.16
-
기초실험1 AND, OR GATE 3주차 결과보고서-틴커캐드2025.05.031. 2 input AND Gate 2 input AND Gate의 입출력 특성을 확인했다. 입력이 모두 1인 경우에만 출력이 1이고, 입력 중 0이 하나라도 포함되어 있으면 출력이 0이 된다. 입력이 A와 B인 경우, 출력은 AB, A와 B의 곱 형태로 나타낼 수 있다. 2. 2 input OR Gate 2 input OR Gate의 입출력 특성을 확인했다. 입력이 모두 0인 경우에만 출력이 0이고 입력 중 하나라도 1이 존재하면 출력값은 1이 된다. 입력이 A와 B일 때 출력은 A+B의 형태로 나타낼 수 있으며, 1+1인 경우에...2025.05.03
-
인하대 VLSI 설계 5주차 Multiplexer2025.05.031. Multiplexer Multiplexer는 2개의 입력 신호 중 하나를 선택하여 출력으로 내보내는 게이트 회로입니다. 입력 신호의 개수에 따라 2:1 Mux, 4:1 Mux, 8:1 Mux 등으로 구분됩니다. 이번 실습에서는 2:1 Mux와 4:1 Mux의 레이아웃 작성, netlist 작성 및 시뮬레이션을 수행하였습니다. 2. 2:1 Multiplexer 2:1 Multiplexer는 2개의 입력 단자(IN1, IN2)와 1개의 출력 단자(OUT), 그리고 선택 신호(SEL)로 구성됩니다. SEL이 0이면 IN1이 출력되고...2025.05.03