총 31개
-
4-bit 가산기 회로 설계 실습2025.12.121. 조합논리회로 설계 조합논리회로는 입력에 따라 출력이 결정되는 회로로, 이 실습에서는 조합논리회로의 설계 방법을 이해하고 가산기 회로를 설계한다. 전가산기는 조합논리회로의 대표적인 예로, 두 개의 입력 비트와 캐리 입력을 받아 합과 캐리 출력을 생성한다. Karnaugh 맵을 이용한 불리언식 간소화, AND-OR 또는 NAND-NAND 로직 회로 설계 등의 방법이 사용된다. 2. 전가산기(Full Adder) 회로 전가산기는 3개의 입력(A, B, Ci)을 받아 합(S)과 캐리 출력(Ci+1)을 생성하는 회로이다. 진리표를 통해...2025.12.12
-
7-Segment/Decoder 회로 설계 실습2025.12.181. 7-Segment Display 7-Segment는 7개의 LED 세그먼트로 구성된 디지털 디스플레이 소자로, 숫자 0~9 및 특정 문자를 표현할 수 있다. Common anode type의 74LS47 decoder는 공통 단자에 High voltage를 연결하고 점등하고자 하는 segment에만 Low voltage를 연결하여 선택적으로 LED를 점등한다. 이를 통해 10~14까지의 숫자도 표현 가능하며, 진리표를 바탕으로 각 출력에 대한 Karnaugh 맵을 작성하여 간소화된 불리언식을 도출할 수 있다. 2. Decode...2025.12.18
-
7-segment/Decoder 회로 설계 실습2025.12.111. 7-Segment Display 7-segment는 7개의 LED 세그먼트로 구성된 디지털 디스플레이 소자로, 숫자 0-9와 일부 문자를 표시할 수 있다. 각 세그먼트(a-g)는 독립적으로 제어되며, 입력 신호에 따라 특정 세그먼트가 점등되어 원하는 숫자를 표시한다. 본 실습에서는 7-segment의 동작 원리를 이해하고 진리표를 작성하여 각 입력에 대한 출력을 파악한다. 2. Decoder 회로 Decoder는 입력 신호를 해석하여 해당하는 출력을 활성화하는 조합 논리 회로이다. 74LS47 Decoder는 4비트 입력(AB...2025.12.11
-
7-Segment/Decoder 회로 설계 실습2025.12.121. 7-Segment Display 7-Segment는 7개의 LED 세그먼트(a-g)로 구성된 디지털 숫자 표시 장치이다. Common anode type의 경우 공통 단자에 High voltage를 연결하고 점등하고자 하는 segment에만 Low voltage를 인가하여 선택적으로 LED를 점등한다. 0부터 9까지의 숫자와 추가 문자를 표시할 수 있으며, 각 세그먼트의 조합으로 다양한 숫자와 문자를 표현한다. 2. Decoder 74LS47 74LS47은 BCD(Binary Coded Decimal) 입력을 7-segment...2025.12.12
-
4-bit Adder 회로 설계 실습2025.12.091. 전가산기(Full Adder) 설계 전가산기는 두 개의 이진수 입력 A, B와 하위 자리올림수 입력 Cin을 받아 합(S)과 자리올림수 출력(Cout)을 생성하는 조합 논리 회로이다. 진리표를 통해 8가지 입력 조합에 대한 출력을 정의하고, Karnaugh 맵을 이용하여 불리언 식을 간소화한다. Sum of Product 형태로는 A⊕B⊕Cin으로 표현되며, Product of Sum 형태로도 표현 가능하다. 2. Karnaugh 맵을 이용한 불리언 식 간소화 Karnaugh 맵은 진리표로부터 간소화된 불리언 식을 도출하는 방...2025.12.09
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 9. 4-bit Adder 회로 설계2025.04.291. 조합논리회로 설계 이 보고서는 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것을 목적으로 합니다. 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언 식을 구합니다. 이를 바탕으로 2-level 회로와 XOR 게이트를 이용한 다단계 조합 논리 회로를 설계합니다. 마지막으로 2비트 가산기 회로를 설계합니다. 2. 전가산기 설계 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 Sum of Product 또는 Product of Sum 형태의 간소화된 불리...2025.04.29
-
4-bit 가산기 회로 설계 실습2025.12.181. 전가산기(Full Adder) 설계 전가산기는 두 개의 입력 비트(A와 B)와 하나의 들어오는 캐리(Cin) 비트를 받아서 합(S)과 캐리 출력(Cout)을 계산하는 논리회로이다. 진리표를 작성하여 모든 입력 조합에 대한 출력을 정의하고, Karnaugh 맵을 이용하여 불리언 식을 간소화한다. Sum of product 또는 Product of sum 형태로 표현된 간소화된 식을 기반으로 2-level AND-OR 또는 OR-AND 로직 회로를 설계한다. 2. 조합논리회로 설계 방법 조합논리회로는 현재의 입력에만 의존하여 출력...2025.12.18
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 7-segment / Decoder 회로 설계2025.05.101. 7-segment와 Decoder 7-segment와 Decoder를 이해하고 관련 회로를 설계하는 것이 이 실습의 목적입니다. 7-segment/Decoder 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언 식을 구했습니다. 또한 Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계했습니다. 1. 7-segment와 Decoder 7-segment 디스플레이와 디코더는 전자 기기에서 중요한 역할을 합니다. 7-segment 디스플레이는 숫자와 문자를 표시하는 데 사용되며, 디코더는 ...2025.05.10
-
아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_예비보고서2025.01.211. 조합논리회로 설계 조합논리회로의 한 예로 가산기 회로를 설계하는 방법을 이해한다. 전가산기에 대한 진리표를 작성하고 Karnaugh 맵을 이용하여 간소화된 불리언식을 구한다. 이를 바탕으로 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하고, XOR gate를 이용하여 보다 간소화된 다단계 조합 논리회로를 설계한다. 마지막으로 2Bit 가산기 회로를 설계한다. 2. 전가산기 설계 전가산기에 대한 진리표를 작성하고 Karnaugh 맵을 이용하여 간소화된 불리언식을 구한다. 이를 ...2025.01.21
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계2025.05.101. 조합논리회로 설계 이 실습의 목적은 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것입니다. 실습에서는 전가산기 회로의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언식을 구하며, 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계합니다. 또한 XOR 게이트를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하고, 2비트 가산기 회로를 설계합니다. 1. 조합논리회로 설계 조합논리회로 설계는 디지털 시스템 설계의 핵심 요소 ...2025.05.10
1 / 4
