총 51개
-
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 22025.05.161. JK Flip-Flop 실험 JK 플립플롭에서 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨이 바뀌는 토글(Toggle)이 잘 일어난 모습이다. 논리레벨이 0일 때 완전 0이 아닌 0.15V 수준의 0에 매우 비슷한 값이 나왔으며, 논리레벨이 1일 때는 완전 5V가 아닌, 4.5V 수준의 5V에 매우 비슷한 값이 나왔다. 2. D Flip-Flop 실험 D 플립플롭은 이론상, D = 1일 때 Q = 1이 되고, D = 0 이면 Q = 0 이 된다. 그러므로 결과적으로 입력 D와 출력 Q는 항상 같다는 성질을 가지...2025.05.16
-
MSP430 LaunchPad 포트 인터럽트를 이용한 LED 토글 속도 제어2025.12.131. 포트 인터럽트(PORT Interrupt) MSP430 마이크로프로세서에서 P1.3 포트를 인터럽트로 설정하여 스위치 입력을 감지합니다. High에서 Low로의 엣지 변화 시 인터럽트가 발생하며, 이를 통해 스위치 누름 동작을 감지하고 처리합니다. 인터럽트 플래그(IFG)를 클리어하여 다음 인터럽트를 준비하고, 글로벌 인터럽트 활성화(GIE)로 인터럽트 처리를 가능하게 합니다. 2. LED 토글 속도 제어 전역 변수 i를 이용하여 4단계의 LED 토글 속도를 제어합니다. i=0일 때 240000의 딜레이, i=1일 때 1800...2025.12.13
-
듣기와 다른 영역을 결합하여 교육할 때 가장 관련성이 높은 영역2025.04.281. 듣기 교육의 발전과정 한국어를 이해함에 있어 듣기는 그 발전과정을 역사적으로 살펴보건대 전통적 교수법 중 문법 번역식 교수법에서는 상대적으로 비중있게 다뤄지지 않았다. 그 후 점차 직접교수법, 청각구도식 교수법으로 옮겨가면저 점차 관심이 고조되었지만, 여전히 소극적이고 도구적 활용 차원이 머물렀다. 이후 대안적 교수법이 등장하면서부터는 본격적으로 듣기의 중요성을 인정하기 시작했다. 2. 듣기의 개념 듣기란 음성 언어인 매개 언어와 이해 과정이라는 정보처리 과정이 수반되는 활동으로써, 청자가 화자로부터 음성 언어를 매개로 하여 ...2025.04.28
-
파이썬과 GPIO를 이용한 LED 제어 시스템2025.12.131. GPIO 핀 제어 라즈베리파이의 GPIO 핀을 이용하여 LED와 푸쉬버튼을 제어합니다. GPIO.setup() 명령어로 핀의 입출력을 설정하며, 18번 핀을 입력 핀으로 17번 핀을 출력 핀으로 설정합니다. GPIO.output()과 GPIO.input()을 통해 LED 제어와 스위치 입력을 처리합니다. 2. LED 토글 속도 제어 푸쉬버튼 스위치 입력에 따라 LED의 토글 속도를 4단계로 조절합니다. time.sleep(1-2*N/10) 함수를 사용하여 단계별로 대기 시간을 조정하며, N=1일 때 0.8초, N=4일 때 0....2025.12.13
-
컴퓨터구조_에지트리거형 플립플롭(D-, JK-, T-)의 특성을 비교하고 설명해보자2025.01.271. 에지트리거 플립플롭 에지트리거는 회로에서 신호가 하이 레벨(High Level, 1)에서 로우 레벨(Low Level, 0)로 또는 로우 레벨에서 하이 레벨로 전환할 때 발생하는 출력 변화를 의미한다. 이는 상태 변수의 변화 순간에 기반하여 작동하며, 상승 에지(Rising Edge)와 하강 에지(Falling Edge)를 검출하는 기능을 한다. 본론에서는 이러한 상승에지와 하강 에지를 검출하여 처리하는 에지트리거형 플립플롭인 D-플립플롭, JK-플립플롭, T-플립플롭의 특성을 비교하고 설명한다. 2. D-플립플롭 D-플립플롭...2025.01.27
-
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 12025.05.161. D 플립플롭 D 플립플롭은 1개의 입력(D)과 2개의 출력(Q, Q') 및 CK를 가지고 있다. 입력 D와 출력 Q는 항상 같으며, 이는 데이터를 기록하는 것과 같아서 D 플립플롭이라는 이름이 붙었다. D 플립플롭 IC 패키지의 특징은 입력이 두 번째, 출력이 다섯 번째와 여섯 번째에 있다. 2. JK 플립플롭 JK 플립플롭은 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨이 바뀌는 토글(Toggle)이 일어난다. JK 플립플롭 IC 패키지의 특징은 전원이 5번 핀, 그라운드가 13번 핀이다. 3. T 플립플롭 T...2025.05.16
-
에지트리거형 플립플롭 (D-, JK-, T-)의 특성 비교 및 설명2025.05.111. D 플립플롭 D 플립플롭은 디지털 회로에서 사용되는 가장 간단한 형태의 플립플롭입니다. D 입력이 클록 신호의 상승 에지에서 Q 출력으로 전달되며, 출력은 입력 값에 따라 변경됩니다. D 플립플롭은 데이터 저장 및 동기화에 활용됩니다. 2. JK 플립플롭 JK 플립플롭은 D 플립플롭의 발전된 형태로, J 입력과 K 입력의 조합에 따라 출력 상태를 변경할 수 있습니다. JK 플립플롭은 초기 상태 설정과 상태 제어에 활용되며, 복잡한 시퀀스 제어에 유용합니다. 3. T 플립플롭 T 플립플롭은 T 입력에 따라 출력 값을 반전시킵니다...2025.05.11
-
D-래치, D 플립-플롭, J-K 플립-플롭 실험2025.12.201. D-래치 및 D 플립-플롭 D-래치와 D 플립-플롭은 디지털 회로의 기본 순차 회로 소자로, 한 비트의 정보를 저장하고 유지하는 기능을 한다. D-래치는 데이터 입력 D와 게이트 신호 E를 받아 정보를 저장하며, D 플립-플롭은 클록 신호의 엣지에서만 입력을 출력에 반영한다. 7474 듀얼 D 플립-플롭 IC는 데이터 입력 D와 클록 입력 T를 가지며, 클록 펄스 시점에 D의 값을 출력 Q에 전달한다. NAND 게이트와 인버터를 이용하여 게이티드 D 래치를 구성할 수 있으며, SPDT 스위치의 되튐 현상을 제거하는 데 활용된다...2025.12.20
-
에지트리거형 플립프롭(D-, JK-, T-)의 특성 비교2025.11.171. D 플립프롭 D 플립프롭은 디지털 회로에서 가장 간단한 형태의 플립프롭으로, 하나의 데이터 입력(D)과 클록 입력을 가집니다. 클록 신호의 상승 에지에서 D 입력이 Q 출력으로 전달되며, D 입력의 값을 저장하고 유지합니다. 클록 신호의 상승 에지에만 반응하여 안정적이고 예측 가능한 동작을 보장하며, 데이터 저장 및 동기화에 필수적인 요소로 사용됩니다. 2. JK 플립프롭 JK 플립프롭은 J 입력, K 입력 및 클록 입력을 가지며, J와 K 입력의 조합에 따라 출력 상태를 변경합니다. J=0, K=0일 때는 출력을 유지하고, ...2025.11.17
-
전자회로실험 Latch, Flip-Flop 실험 레포트2025.12.141. D-Latch 및 D Flip-Flop D-Latch는 Enable 신호에 따라 입력을 반영하는 기억소자이며, D Flip-Flop은 클럭의 상승 또는 하강 엣지에서만 입력을 반영한다. NAND 게이트와 인버터를 이용하여 S-R 래치를 구성하고, SPDT 스위치의 되튐 영향을 제거하는 방법을 실증한다. 7474 dual D Flip-Flop은 (PRE)'과 (CLR)' 비동기 입력을 가지며, 셋업 시간과 전달 지연 특성을 측정한다. 2. J-K Flip-Flop J-K Flip-Flop은 S-R Flip-Flop의 무효 출력 ...2025.12.14
1 / 6
