총 1,371개
-
논리회로 시간 지연 측정 실험 보고서2025.01.281. 논리회로 시간 지연 측정 이 실험은 논리회로의 기본 구성 요소인 인버터 IC를 이용하여 NOT 게이트 2개를 구성하고, 함수발생기와 오실로스코프를 활용하여 신호 전송 시간차를 측정함으로써 논리회로의 시간 지연 측정을 분석하는 것을 목표로 하였습니다. 실험을 통해 논리회로의 시간 지연 측정 및 오차 분석의 중요성을 인식하게 되었습니다. 2. 디지털 회로 설계 이 실험을 통해 디지털 회로 설계 시 지연 시간의 영향을 최소화하기 위한 방법이 필요함을 인식하게 되었습니다. 회로의 설계 및 동작 원리와 관련된 지연 시간 문제를 고려해야...2025.01.28
-
디지털집적회로설계 13주차 실습 - 게이트 회로 분석2025.11.161. OR GATE 지연 및 전력 측정 MAGIC에서 추출한 OR GATE의 특성을 SPICE 시뮬레이션으로 분석했다. tpdr(상승 지연)은 199.6ns, tpdf(하강 지연)은 199.8ns로 측정되었으며, 평균 전파 지연(tpd)은 199.7ns이다. 출력 신호의 상승 시간(trise)은 0.485ns, 하강 시간(tfall)은 0.300ns로 측정되었다. 입력 신호는 AND 게이트와 동일하게 적용되었으며, 시뮬레이션 결과 OR GATE가 제대로 구현되었음을 확인했다. 2. XOR GATE 지연 및 전력 측정 XOR GATE...2025.11.16
-
기본 논리게이트 실험 결과 분석2025.11.181. 기본 논리게이트 AND, OR, NOT, NAND, NOR, XOR 게이트의 기본 동작 원리와 논리함수를 이해하고, 실제 사용되는 기본 논리게이트 IC를 학습한다. 기본 논리소자를 사용하여 간단한 회로를 구성하고 측정하며, 각 게이트의 입출력값을 Binary 해석으로 분석한다. 디지털 논리 회로에서 게이트 출력값은 1 또는 0의 값으로 표현되며, 실험을 통해 각 게이트의 특성을 파악할 수 있다. 2. Open-Collector 타입 IC Open-collector 타입의 IC 사용법과 특성을 숙달하는 것이 실험의 목표이다. 7...2025.11.18
-
영아의 기억발달) 영아기 기억능력의 발달 및 측정방법2025.01.291. 영아기 기억능력의 발달 영아의 기억발달은 환경에서 주어진 정보를 저장하는 것뿐만 아니라 주변 자극과 정보에 주의를 기울이고 저장된 정보를 필요한 시점에 인출할 수 있는 능력을 포함한다. 영아기 기억능력은 영아가 경험을 통해 지식을 쌓고 세상을 이해하는 데 기초가 된다. 영아의 기억능력은 연령이 증가함에 따라 점차 발달하며, 뇌의 성숙도와도 관련이 있다. 2. 영아기 기억능력의 측정 영아의 기억능력은 습관화를 통해 측정할 수 있다. 영아를 특정 자극에 습관화시킨 후 새로운 자극으로 검사하여 단기기억을 측정할 수 있다. 또한 습관...2025.01.29
-
아날로그 및 디지털 회로 설계실습 결과보고서72025.01.171. 논리 게이트 회로 구현 논리 게이트 소자를 이용하여 NAND, NOR, XOR 게이트 회로를 구현하고 진리표와 실험 결과를 비교하였다. NAND 게이트만을 사용하여 AND, OR, NOT 게이트의 등가회로를 구성할 수 있음을 확인하였다. 또한 NAND, NOT 게이트를 사용하여 3입력 NAND 게이트의 등가회로를 구성할 수 있음을 확인하였다. 2. 게이트 회로의 시간 지연 측정 AND 게이트와 OR 게이트를 직렬로 연결하고 구형파를 입력하여 시간 지연을 측정하였다. 게이트 개수가 증가할수록 시간 지연이 길어지는 것을 확인하였다...2025.01.17
-
아날로그 및 디지털회로설계실습 7장 결과보고서2025.01.041. 논리 게이트 구현 및 동작 실험을 통해 AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 진리표와 등가회로를 작성하고 입출력 전압을 측정하였다. NAND 게이트만을 사용하여 AND, OR, NOT 게이트의 등가회로를 구성하였으며, 3입력 NAND 게이트의 등가회로도 구현하였다. 2. 게이트 소자의 시간 지연 특성 AND 게이트와 OR 게이트를 여러 개 직렬로 연결하고 오실로스코프로 입출력 신호를 측정하여 시간 지연을 확인하였다. AND 게이트의 경우 한 stage당 rise time delay 5.5...2025.01.04
-
기계공학실험 열전도 실험 보고서2025.11.141. 푸리에의 열전도 법칙 열전달의 기본 법칙으로, 1차원 시스템에서 전달되는 열에너지의 양은 온도구배와 비례한다. 열 에너지(Q)는 온도차이와 단면적에 비례하고 길이에 반비례하며, 선형 온도 구배로 표현된다. 열전도율(k)이 클수록 열전도가 잘되는 물질이며, 열저항(R)과 역수 관계를 가진다. 열전도도는 시간과 면적, 온도차에는 반비례하고 판의 두께에는 비례한다. 2. 열전달의 세 가지 방식 열은 전도, 대류, 복사 세 가지 방식으로 전달된다. 전도는 물체 내 이웃한 분자들의 연속적 충돌에 의해 발생하고, 대류는 유체의 움직임에 ...2025.11.14
-
아날로그 및 디지털 회로 설계 실습 결과보고서7 논리함수와 게이트2025.05.151. 논리 게이트 이번 실습에서는 기본적인 AND, OR, NOT 게이트를 이용하여 NAND, NOR, XOR 게이트를 구성하고, 진리표의 결과를 확인하였습니다. 또한 NAND와 NOT 게이트만을 이용하여 AND, OR, NOT 게이트 등의 여러 종류의 게이트를 등가적으로 구성하는 과정도 포함되어 있었습니다. 이를 통해 Digital 회로의 가장 기본적인 게이트의 특성을 이해할 수 있었습니다. 2. 게이트 지연 시간 측정 AND 게이트와 OR 게이트를 각각 여러 개 직렬로 연결하고 오실로스코프의 2개 채널에 입출력을 연결한 다음, ...2025.05.15
-
이진 계수기 실험 결과 분석 및 특성 연구2025.11.161. Count-Up Ripple Counter (상향 리플 계수기) TTL IC 7476 dual JK FF을 이용하여 구성한 비동기 계수기로, CLK 신호 입력에 따라 이진수가 0000에서 1111까지 순차적으로 증가한다. Master slave FF를 통과할수록 출력의 주기가 2배로 늘어나며, 오실로스코프 측정 결과 CLK와 L4 사이의 지연시간은 0.16μs로 나타났다. 계수기 작동 중 Switch를 0V로 하면 이전 상태를 유지한다. 2. Count-Down Ripple Counter (하향 리플 계수기) TTL IC 74...2025.11.16
-
시멘트응결 결과보고서2025.01.281. 시멘트 응결 시멘트에 물을 가했을 때부터 수화반응이 일어나면서 열이 발생하고, 유동성이 큰 상태에서 시간이 지나면서 유동성을 잃으면서 형상을 유지할 정도로만 굳어질 때까지의 과정을 응결이라고 한다. 응결 이후의 강도가 발현되는 과정은 경화라고 한다. 시멘트의 응결시간을 알고 있어야 콘크리트 응결시간을 측정할 수 있고 운반, 타설, 다짐 등의 시공계획을 세울 수 있다. 시멘트의 풍화같이 품질이 떨어지는 경우 응결시간이 비정상적이므로 시멘트 응결시험으로 이를 판단할 수 있다. 2. 시멘트 응결 영향 요인 시멘트 응결 속도에 영향을...2025.01.28
1 / 138
