총 997개
-
콜렉터 공통 증폭기 및 다단 증폭기 특성2025.01.141. 콜렉터 공통 증폭기 콜렉터 공통 증폭기(common-collector amplifier)는 입력 신호가 베이스에 가해지고 출력 신호는 이미터에서 얻어집니다. 이 증폭기는 전압 이득이 거의 1에 가깝지만 전류 및 전력 이득은 1보다 큰 값을 가집니다. 또한 높은 입력 임피던스와 낮은 출력 임피던스를 특징으로 합니다. 이번 실험에서는 오실로스코프를 통해 전압만을 측정했으므로 전압 이득을 구할 수 있었습니다. 2. 다단 증폭기 다단 증폭기(Cascaded Amplifier)는 여러 개의 증폭기 단을 직렬로 연결하여 높은 전압 이득,...2025.01.14
-
[전자공학실험2] 연산 증폭기2025.04.271. 연산 증폭기의 사용법 및 특성 측정 이 실험에서는 연산 증폭기의 사용법을 익히고, 연산 증폭기의 특성 측정과 응용 회로 실험을 통해 연산 증폭기의 성능 및 동작 원리를 이해하였습니다. 실험을 통해 연산 증폭기의 DC 오프셋 전압과 오프셋 전류, 반전 증폭기와 비반전 증폭기의 특성, 슬루율 측정, 최대 증폭도 측정, 적분기 회로 등을 확인하였습니다. 2. 연산 증폭기의 DC 오프셋 특성 실험 1에서는 연산 증폭기의 DC 오프셋 전압과 오프셋 전류를 측정하였습니다. 연산 증폭기 내부의 소자 불일치로 인해 발생하는 DC 오프셋 특성...2025.04.27
-
실험 15_다단 증폭기 결과보고서2025.04.281. 다단 증폭기 이 실험에서는 MOSFET을 이용한 다단 증폭기를 구성하고, 그 특성을 분석하였다. 단일단 증폭기만으로는 이득이 부족하거나, 소오스 및 부하 임피던스와 증폭기 자체의 입력-출력 임피던스의 차이가 클 경우에는 일반적으로 다단 증폭기를 사용한다. 실험을 통해 다단 증폭기의 입력단과 출력단의 임피던스 조건, 전압 이득 특성 등을 확인하였다. 2. MOSFET 증폭기 이 실험에서는 MOSFET을 이용한 2단 증폭기와 3단 증폭기를 구성하고 그 특성을 분석하였다. MOSFET의 트랜스컨덕턴스와 출력 저항을 구하고, 이를 이...2025.04.28
-
OP-Amp의 정의 및 특성과 반전증폭기2025.01.041. OP-Amp의 정의 및 특성 OP-Amp는 덧셈이나 적분 등의 연산기능을 갖게 할 수 있는 고이득의 직류 증폭기로, 연산 증폭기라고 한다. OP-Amp는 입력단, 증폭단, 출력단으로 구성되며, 이상적인 OP-Amp는 무한대의 이득, 입력 저항, 주파수 대역폭을 가지지만 실제 OP-Amp는 이보다 낮은 특성을 가진다. OP-Amp는 가산, 감산, 적분, 미분 등의 연산 회로에 사용될 수 있다. 2. 반전증폭기 반전증폭기는 OP-Amp의 반전 입력단자에 신호를 인가하여 출력 전압이 입력 전압과 반대 극성을 가지는 회로이다. 반전증...2025.01.04
-
[회로기초실험]연산 증폭기2025.01.031. 연산 증폭기 연산 증폭기는 매우 높은 이득을 가진 직결 증폭기로, 외부 귀환을 이용하여 이득과 임피던스 특성을 제어할 수 있습니다. 연산 증폭기는 트랜지스터로 구성되어 있으며, 제조 공정에서 발생하는 오차를 조절할 수 있는 오프셋 저항을 통해 정밀한 입출력 특성을 가질 수 있습니다. 연산 증폭기는 이상적인 특성을 가정하여 회로 설계가 쉬워지며, 반전 증폭기와 같은 기본 회로를 구성할 수 있습니다. 1. 연산 증폭기 연산 증폭기(Operational Amplifier, Op-Amp)는 전자 회로에서 매우 중요한 역할을 하는 핵심...2025.01.03
-
실험 15_다단 증폭기 예비 보고서2025.04.271. 다단 증폭기 다단 증폭기는 단일단 증폭기만으로는 이득이 부족하거나, 소오스 및 부하 임피던스와 증폭기 자체의 입력-출력 임피던스의 차이가 클 경우에 사용된다. 이 실험에서는 MOSFET을 이용한 다단 증폭기를 구성하고, 그 특성을 분석하고자 한다. 2. 공통 소오스 증폭기 공통 소오스 증폭기와 소오스 팔로워를 연결하여 2단 증폭기와 3단 증폭기를 구성하였다. 이를 통해 작은 부하 저항을 구동하면서 큰 전압 이득을 얻을 수 있다. 3. 입력-출력 임피던스 다단 증폭기의 전압 이득은 증폭기 자체의 전압 이득뿐만 아니라 입력-출력 ...2025.04.27
-
연산증폭기 기본 회로 결과보고서2025.04.261. 반전증폭기 실험 1에서는 반전증폭기 회로를 구성하고 입출력 파형을 관찰하였다. 입력 전압과 출력 전압의 위상이 180도 차이나며 이득이 10배인 것을 확인하였다. 또한 3dB 주파수를 측정하는 과정에서 예비보고서와 실제 실험 결과 간 차이가 큰 것을 발견하였는데, 이는 3dB 주파수 측정 방식을 제대로 이해하지 못해 발생한 것으로 판단된다. 2. 비반전증폭기 실험 2에서는 비반전증폭기 회로를 구성하고 입출력 파형을 관찰하였다. 입력 전압과 출력 전압의 위상이 같으며 이득이 10배인 것을 확인하였다. 반전증폭기와 마찬가지로 3d...2025.04.26
-
전기전자공학실험-차동 증폭기 회로2025.04.301. 차동 증폭기 회로 차동 증폭기 회로는 플러스와 마이너스 입력단자를 가진 회로이다. 두 입력에 인가된 신호에서 위상이 반대인 신호성분은 크게 증폭되지만 동상인 신호성분은 출력에서 상쇄된다. BJT 차동 증폭기 회로와 FET 차동 증폭기 회로의 특성을 이해하고, 차동 전압이득과 공통모드 이득을 계산하고 측정하였다. 또한 전류원을 가진 차동 증폭기의 DC 바이어스와 AC 동작을 분석하였다. 1. 차동 증폭기 회로 차동 증폭기 회로는 전자 회로 설계에서 매우 중요한 역할을 합니다. 이 회로는 두 개의 입력 신호 간의 차이를 증폭하여 ...2025.04.30
-
에너지변환실험 A+레포트_연산증폭기2025.01.131. 연산 증폭기 연산 증폭기는 수학적인 연산기능을 수행하는 증폭기로, 높은 전압이득, 높은 입력임피던스, 낮은 출력임피던스, 넓은 주파수 대역폭을 갖는다. 비반전 증폭기는 입력전압과 동일한 위상의 출력전압을 갖고, 반전 증폭기는 입력전압과 반대 위상의 출력전압을 갖는다. 비교기는 두 입력신호의 크기를 비교하여 출력을 결정하는 비선형 연산 증폭기 회로이며, 가산기는 다수의 입력전압을 가산하여 출력전압으로 나타내는 연산증폭기 회로이다. 2. 비반전 증폭기 비반전 증폭기는 출력전압이 입력전압과 동일한 위상을 갖는다. 이상적인 연산 증폭...2025.01.13
-
연산증폭기 예비보고서(고찰포함)A+2025.01.131. 연산증폭기 연산증폭기는 덧셈, 뺄셈, 곱셈, 나눗셈, 미분, 적분 등의 수학적 연산 기능을 수행할 수 있는 전압 이득이 매우 큰 증폭기입니다. 연산증폭기는 5개의 단자로 구성되어 있으며, 양의 전압과 음의 전압을 받아들여 출력값을 만들어냅니다. 연산증폭기는 두 입력 전압의 차이를 증폭하여 출력 전압을 생성합니다. 반전 증폭기와 비반전 증폭기는 연산증폭기의 대표적인 회로 구성 방식입니다. 2. 반전 증폭기 반전 증폭기는 연산증폭기의 두 입력 단자로 들어가는 전류가 0A이고, 두 입력 단자 사이의 전압차도 0V입니다. 따라서 저항...2025.01.13
1 / 100
