총 16개
-
아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_예비보고서2025.01.211. 래치 래치는 순차식 논리회로의 기본 소자로, 다양한 종류의 래치가 있으며 각각의 기능과 동작 조건이 다르다. RS 래치의 진리표와 상태도를 분석하여 래치의 특성을 이해할 수 있다. 2. 플립플롭 플립플롭은 래치와 함께 순차식 논리회로의 기본 소자이다. 플립플롭의 종류와 동작 원리를 이해하고, 실습을 통해 플립플롭의 특성을 확인할 수 있다. 1. 래치 래치는 디지털 회로에서 중요한 역할을 합니다. 래치는 입력 신호를 저장하고 유지하는 기능을 수행하여 디지털 시스템의 안정성과 신뢰성을 높입니다. 래치는 메모리 소자, 카운터, 레지...2025.01.21
-
아날로그 및 디지털 회로 설계실습 예비보고서 10주차2025.01.171. 래치와 플립플롭 아날로그 및 디지털 회로 설계실습 예비보고서에서는 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인하는 것이 실습 목적입니다. 실습에 사용된 부품은 NAND gate 74HC00과 Inverter 74HC04이며, 실습 장비로는 오실로스코프, 브레드보드, 파워서플라이, 함수발생기 등이 사용되었습니다. 실습 계획서에는 RS 래치의 진리표와 상태도를 나타내고 있습니다. 1. 래치와 플립플롭 래치와 플립플롭은 디지털 회로 설계에서 매우 중요한 기본 구성 요소입...2025.01.17
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 래치와 플립플롭2025.05.101. RS 래치 RS 래치는 NAND 게이트로 구성할 수 있으며, 진리표와 상태도를 통해 동작 원리를 확인할 수 있다. 또한 NAND 게이트를 이용하여 RS 플립플롭도 구성할 수 있다. 2. 플립플롭 플립플롭은 순차식 논리회로의 기본 소자로, 다양한 종류가 있으며 각각의 동작 조건과 특성이 다르다. 이번 실습에서는 NAND 게이트로 구성한 RS 플립플롭의 동작을 확인하였다. 1. RS 래치 RS 래치는 디지털 회로에서 가장 기본적인 메모리 소자 중 하나입니다. 이 래치는 두 개의 NOR 게이트로 구성되어 있으며, 각 게이트의 출력이...2025.05.10
-
중앙대 아날로그및디지털회로설계실습 예비보고서 8장 래치와 플립플롭2025.05.051. RS 래치 RS 래치는 교차교합(Cross-coupled)된 두 NOR 게이트로 만들어진 순차식 회로로, 기본 기억소자장치입니다. RS 래치의 진리표에 따르면 R과 S의 입력이 동시에 1에서 0으로 움직이게 되면 Q와 {bar{Q}}가 진동하는 것을 확인할 수 있습니다. 셋업 시간은 클록신호가 바뀌기 전까지 입력이 변화 없이 머물러 있어야 하는 시간이며, 홀드 시간은 클록신호가 바뀐 다음에도 잠시 그대로 머물러 있어야 하는 시간입니다. 2. 래치와 플립플롭의 차이 래치는 입력이 바뀌면 출력도 바뀌지만, 플립플롭은 오로지 클록신...2025.05.05
-
조합 논리 회로와 순차 논리회로의 비교2025.01.031. 조합 논리 회로 조합 논리 회로는 현재의 입력 상태에 따라 출력이 결정되는 회로입니다. 과거의 상태에 영향을 받지 않으며, 데이터 처리 게이트의 조합과 입력 상태에 따라 출력이 결정됩니다. 따라서 조합 논리 회로는 기억 능력을 갖고 있지 않습니다. 2. 순차 논리 회로 순차 논리 회로는 현재의 입력과 과거의 기억 소자에 기억된 입력들의 조합에 따라 출력이 결정되는 회로입니다. 순차 회로에는 논리 게이트 이외에 기억 소자인 플립플롭이 사용됩니다. 순차 회로는 동기식과 비동기식으로 구분되며, 동기식 순차 회로가 더 많이 사용됩니다...2025.01.03
-
전자계산시 논리회로에서 조합논리회로와 순서논리회로의 차이점2025.01.031. 조합 논리회로 조합 논리회로는 현재의 입력 값만으로 출력 값이 결정되는 논리회로로 입력, 논리 게이트, 출력으로 구성된다. 출력 값은 0과 1의 조합 함수이며 기억회로를 가지지 않는다. 조합논리회로의 종류에는 반가산기, 반감산기, 전가산기, 전감산기가 있다. 2. 순서 논리회로 순서논리회로는 이전의 출력 값과 현재의 입력 값에 따라 출력이 결정되는 회로이기 때문에 기억장치가 반드시 필요하다. 플립플롭은 1비트를 기억하는 논리회로로 동기식과 비동기식으로 구분된다. 순서논리회로에는 RS플립플롭, JK플립플롭, T플립플롭 등이 있다...2025.01.03
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 8. 래치와 플립플롭2025.04.291. RS 래치의 특성 분석 RS 래치의 진리표를 나타내고, 이론적인 상태도를 그렸습니다. 각 입력 조건에 따른 출력 상태를 설명하였습니다. (S,R) = (0,1)일 때 리셋, (S,R) = (1,0)일 때 셋, (S,R) = (0,0)일 때 현재 상태 유지, (S,R) = (1,1)일 때 금지된 입력 상태 등을 확인하였습니다. 1. RS 래치의 특성 분석 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. RS 래치는 Set(S)와 Reset(R) 입력을 가지고 있으며, 이 두 입력에 따라 출력 Q와 Q'가 ...2025.04.29
-
[A+보장]한양대에리카A+맞은 레포트,논리설계실험,디지털 IC 개요, 조합논리회로,Combinational Logic Circuit2025.01.151. 디지털 IC 개요 디지털 IC는 0과 1을 나타내기 위해 이산적인 범위의 전압을 사용하는 회로이다. 디지털 회로는 조합회로와 순차회로로 분류되며, 조합회로는 현재의 입력 값에 의해서만 출력 값이 결정되는 회로이고 순차회로는 현재의 입력 값과 바로 전의 입력 값에 의해 출력 값이 결정되는 회로이다. 2. 조합논리회로 조합논리회로는 현재의 입력 값에 따른 출력 값을 표현하고 입력으로부터 출력까지의 지연시간으로 이루어진다. 기본적인 논리회로인 논리곱, 논리합, 논리부정 등의 기본적인 논리소자의 조합으로 만들어진다. 3. 부울 대수 ...2025.01.15
-
한양대 counter2025.05.041. JK Flip Flop JK Flip Flop은 SR FF에 and gate를 추가한 FF이다. SR FF에서 (1,1)을 사용하지 못하는 한계점을 극복하는 Flip-Flop으로 set, reset이 (1,1)일 때 output 값이 toggle 즉, 반전 된다. S(set) R (reset) FF과 마찬가지로, J는 set K는 reset을 뜻한다. JK Flip-Flop의 timing diagram은 다음 과 같다. 다른 FF과 마찬가지로 output 값에서 time delay가 발생한다. (1,1)일 때 toggle 반전...2025.05.04
-
디지털 논리실험 10주차 예비보고서2025.05.061. 비동기식 카운터와 동기식 카운터 비동기식 카운터는 첫 번째 D Flip-flop의 CP입력에만 CLK 펄스가 입력되고 앞쪽에 있는 D Flip-flop의 출력 값이 뒤쪽에 있는 D Flip-flop의 CLK으로 들어간다. 반면 동기식 카운터는 모든 J-K Flip-flop이 하나의 CLK으로 연결 되어 있다. 두 카운터는 모두 CLK을 줄 때 마다 숫자를 카운트 하는데 실험은 4-bit 카운터이므로 0부터 15까지 순차적으로 나타낸다. 반면 하나의 펄스가 입력되면 모든 J-K Flip-flop이 동시에 작동하는 동기식 카운터와...2025.05.06
1 / 2
