총 384개
-
64비트 시스템의 데이터 처리 능력2025.05.061. 64비트 시스템의 데이터 처리 능력 64비트 시스템은 한 번에 64비트 크기의 데이터를 처리할 수 있습니다. 이는 32비트 시스템과 다르게 64비트 아키텍처를 가지고 있어 64비트 크기의 데이터를 한 번에 레지스터에 올리고 처리할 수 있습니다. 따라서 64비트 시스템은 32비트 시스템보다 더 높은 처리 속도와 성능을 보여줍니다. 하지만 64비트 시스템은 32비트 시스템보다 더 많은 메모리와 비용이 필요하며, 32비트 애플리케이션 실행 시 호환성 문제가 발생할 수 있습니다. 1. 64비트 시스템의 데이터 처리 능력 64비트 시스...2025.05.06
-
정보통신개론 ) 패리티 비트, CRC 에러 검출, 비교 관련, 채널용량2025.04.281. 패리티 비트 정보, 비트를 이용하는 방식과 비트 구성열을 이용하는 방식으로 패리티 비트를 구하고, 에러 발견 방법을 표현하였다. 패리티 비트는 2의 거듭제곱 부분에 배치되어 그 위치에서 홀수 패리티 조건을 만족하도록 만드는 것이다. 에러 발생 확인은 패리티 비트를 포함한 수에 대하여 각 비트 확인 시 홀수인지 확인하여 오차가 없음을 확인할 수 있다. 2. CRC 에러 검출 수신 메시지가 11000110일 때, CRC 부호화를 위해 에러가 발생하였는지 판단하고, 에러 발생 시 FCS를 4bit로 표현하였다. 또한 10001110...2025.04.28
-
<현역의대생> 비트맵 이미지와 벡터 이미지의 활용도 차이_탐구보고서_기하(세특)2025.01.121. 비트맵 이미지 컴퓨터에서 사용하는 사진이나 그림들은 컴퓨터 내부에 저장되는 방식에 따라 '비트맵' 이미지와 '벡터' 이미지의 두 가지로 구분된다. 일반적으로 우리가 접하는 대부분의 이미지들은 비트맵 방식인데 작은 점들이 모여서 하나의 그림을 이룬다. 이것은 각 점의 정보를 모두 기록하기 때문에 비트맵 방식의 이미지를 확대하면 점과 점 사이의 공간에 기록이 없는 점들이 나타나므로, 이미지가 뿌옇게 흐려지는 현상이 발생한다. 2. 벡터 이미지 벡터 방식의 이미지는 말 그대로 벡터의 원리를 적용하여 점과 선, 면의 위치를 지정하고 ...2025.01.12
-
[예비보고서] 9.4-bit Adder 회로 설계2025.04.251. 전가산기 설계 전가산기에 대한 진리표를 작성하고, Karnaugh map을 이용하여 간소화된 SOP 또는 POS 형태의 불리언식을 구했습니다. 이를 바탕으로 AND, OR, NOT 게이트를 이용한 논리 회로를 설계하였고, 더 간소화된 XOR 게이트를 활용한 다단계 조합 논리 회로를 설계하였습니다. 마지막으로 2비트 가산기 회로를 설계하였습니다. 1. 전가산기 설계 전가산기는 디지털 회로 설계에서 매우 중요한 기본 구성 요소입니다. 전가산기는 두 개의 이진수를 입력받아 합과 자리올림수를 출력하는 회로입니다. 이를 통해 더 복잡한...2025.04.25
-
중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계2025.05.101. 전가산기 회로 논리회로에서 전가산기 회로를 구성하여 실험하였다. 전가산기 회로는 A(피가수), B(가수), Cin(자리올림수)의 입력과 S(합), Cout(자리올림수) 출력으로 되있다. 전가산기의 예비보고서에서 확인했던 것처럼 불리언 식 Cout은 A ⊕ B ⊕ Cin이고, S의 경우는 A ⊕ B ⊕ Cin이 된다. 식에 따라 다르게 하여 실험을 진행하였는데 첫 번째 실험에서는 NOT, AND, OR gate으로 전가산기를 구성하였고, 두 번째 실험에서는 XOR, AND, OR gate를 사용하여 전가산기를 구성하였다. 입력과...2025.05.10
-
아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_예비보고서2025.01.211. 조합논리회로 설계 조합논리회로의 한 예로 가산기 회로를 설계하는 방법을 이해한다. 전가산기에 대한 진리표를 작성하고 Karnaugh 맵을 이용하여 간소화된 불리언식을 구한다. 이를 바탕으로 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하고, XOR gate를 이용하여 보다 간소화된 다단계 조합 논리회로를 설계한다. 마지막으로 2Bit 가산기 회로를 설계한다. 2. 전가산기 설계 전가산기에 대한 진리표를 작성하고 Karnaugh 맵을 이용하여 간소화된 불리언식을 구한다. 이를 ...2025.01.21
-
암호화폐 거래소 업비트의 마케팅 외부환경 및 내부환경 분석2025.01.021. 마케팅 외부환경 분석 업비트의 마케팅 외부환경 분석에서는 경제적, 정치적, 법적, 환경적 요인들을 살펴보았습니다. 글로벌 경기 변동, 암호화폐 규제, 세금 정책, 비트코인 채굴 반감기 등이 업비트의 거래량과 수익에 영향을 미칠 것으로 예측되었습니다. 2. 마케팅 내부환경 분석 업비트의 마케팅 내부환경 분석에서는 강점과 약점을 파악했습니다. 강점으로는 국내 최대 암호화폐 거래소라는 점, 약점으로는 암호화폐에 대한 부정적 인식, 직원의 횡령 위험 등이 있었습니다. 업비트는 브랜드 이미지 제고와 내부 통제 강화를 통해 이러한 약점을...2025.01.02
-
6-bit 계산기 설계 및 구현2025.05.101. ALUs (Arithmetic Logic Units) 이번 프로젝트의 주제는 ALUs (Arithmetic Logic Units)를 이용한 n-bit 계산기 설계입니다. 6-bit 입력을 구현하고 최대한 많은 연산을 구현하고자 하였습니다. 6비트 덧셈 계산기를 제작하였고, 7 segment와 다양한 기본소자들(and gate, or gate, DIP 스위치 등)을 사용하였습니다. 2. 계산기의 역사와 발전 계산기는 여러 가지 계산을 빠르고 정확하게 하기 위하여 사용하는 기기를 의미합니다. 계산기의 역사는 컴퓨터 역사라고 보면 ...2025.05.10
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 9. 4-bit Adder 회로 설계2025.04.291. 조합논리회로 설계 이 보고서는 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것을 목적으로 합니다. 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언 식을 구합니다. 이를 바탕으로 2-level 회로와 XOR 게이트를 이용한 다단계 조합 논리 회로를 설계합니다. 마지막으로 2비트 가산기 회로를 설계합니다. 2. 전가산기 설계 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 Sum of Product 또는 Product of Sum 형태의 간소화된 불리...2025.04.29
-
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계2025.04.291. 조합 논리 회로 조합 논리 회로란, 논리 회로에서 그 출력이 생각하고 있는 시점에서의 회로 입력 값만으로 정해지는 회로를 의미한다. 본 실습 9에서는 이러한 조합 논리 회로의 예로 두 개 이상의 수를 입력하여 이들의 합을 출력으로 나타내는 회로인 가산기 회로를 설계해보았다. 본 실습 9를 통해 조합논리회로의 예시인 전가산기의 동작과 기능에 대해 학습할 수 있다. 2. 전가산기 회로 설계 첫 번째 실험으로, AND/OR gate를 이용하여 전가산기를 설계한 결과, 전가산기 진리표와 동일하게 동작하는 것을 확인할 수 있었다. 두 ...2025.04.29
1 / 39
