총 12개
-
[논리회로실험] 실험3. 가산기&감산기 결과보고서2025.05.051. 반가산기 반가산기는 두 개의 입력값 비트를 더해 합 S와 Co의 값이 출력되므로 입출력이 각각 2개 있다. 이때 S는 합이고 Co은 자리올림을 나타낸다. 진리표는 예비보고서의 예상 결과 값과 동일하게 나왔다. 2. 전가산기 전가산기 회로의 구성은 반가산기 두 개를 사용하고 이에 OR 게이트를 추가로 사용하였다. 반가산기와의 차이는 올림수를 처리한다는 것인데 이로인해 자리올림수 Ci가 추가됨을 알 수 있다. 진리표는 실험1과 마찬가지로 예비보고서의 결과 값과 동일하게 나왔다. 3. 반감산기 반감산기는 한 자리 2진수를 뺄셈하여 ...2025.05.05
-
전자계산시의 논리회로에서 조합논리회로와 순서논리회로의 차이점 및 특징2025.04.271. 조합 논리회로 조합 논리회로는 입력 신호만을 이용하여 출력을 결정하는 회로로, AND, NOT, OR, XOR 등을 기본으로 하여 논리 연산을 수행합니다. 조합 논리 회로는 입력 신호를 통해 출력을 결정하므로 기억 기능이 없으며, 반가산기, 반감산기, 전가산기, 전감산기 등의 종류와 특징을 지니고 있습니다. 2. 순서 논리회로 순서 논리는 조합 논리회로와는 달리 외부로부터 받는 입력과 현재의 상태에 따라 출력이 결정되는 회로로, 기억 장치가 필요합니다. 즉, 순서 논리회로는 입력 신호뿐만 아니라 현재의 내부 상태 값에도 의존하...2025.04.27
-
컴퓨터구조(전자계산시 논리회로에서 조합논리회로와 순서논리회로의 차이점)2025.05.161. 조합논리회로 조합논리회로란 현재의 입력값에 따라 출력에는 항상 똑같은 값이 결정되는 논리회로로, 기억 장치가 따로 쓰이지 않는 논리회로를 의미한다. 조합논리회로는 논리곱, 논리합, 논리 부정의 세 가지 기본 논리 회로를 조합하여 구성되며 입력, 논리 게이트, 출력으로 구성된다. 조합논리회로에는 반가산기, 전가산기, 반감산기 등이 있다. 2. 순서논리회로 순서논리회로는 이전 상태에서의 신호 및 외부 입력 신호에 따라 출력이 결정되는 회로로, 이전 상태를 계속 유지하기 위해서는 되먹임 논리회로를 가지고 있어야 한다. 순서논리회로는...2025.05.16
-
A+ / 디지털시스템설계 가/감산기 실험보고서2025.05.131. 프로그래머블 반 가/감산기 A입력의 반전 유무에 따라 가산기와 감산기로 동작하며, XOR 게이트의 특성을 이용하여 두 회로를 하나로 합쳐 반가감산기 회로를 구성할 수 있다. 실험을 통해 이를 확인하고 이해할 수 있었다. 2. 프로그래머블 전 가/감산기 프로그래머블 전 가/감산기는 제어신호에 따라 가산기와 감산기로 동작할 수 있는 회로이다. 실험을 통해 이를 확인하고 이해할 수 있었다. 3. 4비트 병렬 가산기 7483 IC 소자를 이용하여 4비트 병렬 가산기를 구성하고, 입출력 관계를 실험적으로 확인할 수 있었다. 입력을 피가...2025.05.13
-
아날로그 및 디지털 회로 설계실습 결과보고서92025.01.171. 전가산기 회로 설계 이번 실험에서는 2-level 로직 회로와 XOR 게이트를 이용한 전가산기 회로를 설계하고 구현하였다. 입출력 단자의 전압을 측정하여 이론값과 일치하는지 확인하였고, LED를 활용하여 시각적으로 결과를 확인할 수 있었다. 또한 2-bit 전가산기 회로를 설계하여 병렬로 연결하여 전체 회로가 정상 작동하는지 확인하였다. 회로 구현 시 LED 소자 오류와 전압 강하 등의 문제가 있었지만, 전반적으로 설계 실습이 원활하게 진행되었다고 평가할 수 있다. 1. 전가산기 회로 설계 전가산기 회로 설계는 디지털 회로 설...2025.01.17
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트2024.12.311. 논리회로의 단순화 논리게이트의 조합을 통해 복잡한 논리적 함수관계를 구현할 수 있다. 진리표, 부울대수, 논리회로도를 사용하여 논리회로를 표현할 수 있으며, 이 세 가지 방법은 서로 1:1 대응관계가 있다. 논리회로를 설계할 때는 진리표를 작성하고, 이를 논리식으로 표현한 뒤 부울대수 법칙을 적용하여 단순화하는 과정을 거친다. Karnaugh-map(K-map)을 활용하면 논리식을 더욱 효율적으로 단순화할 수 있다. 2. Karnaugh-map을 통한 논리회로 단순화 Karnaugh-map(K-map)은 진리표를 2차원적으로 ...2024.12.31
-
전자계산시 논리회로에서 조합논리회로와 순서논리회로의 차이점2025.01.031. 조합 논리회로 조합 논리회로는 현재의 입력 값만으로 출력 값이 결정되는 논리회로로 입력, 논리 게이트, 출력으로 구성된다. 출력 값은 0과 1의 조합 함수이며 기억회로를 가지지 않는다. 조합논리회로의 종류에는 반가산기, 반감산기, 전가산기, 전감산기가 있다. 2. 순서 논리회로 순서논리회로는 이전의 출력 값과 현재의 입력 값에 따라 출력이 결정되는 회로이기 때문에 기억장치가 반드시 필요하다. 플립플롭은 1비트를 기억하는 논리회로로 동기식과 비동기식으로 구분된다. 순서논리회로에는 RS플립플롭, JK플립플롭, T플립플롭 등이 있다...2025.01.03
-
기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계2025.05.101. 입력 입력은 기본적으로 10의자리 스위치와 1의 자리 스위치를 이용하여 각각 구현합니다. 스위치로 입력한 10진수의 값을 Decimal to Binary (74147) 소자를 이용해서 2진수로 변환하고, 이를 4bit adder(74283) 2개를 이용하여 구현한 8bit BCD to Binary를 통해 binary로 변환시켜 2진수 표현 입력 스위치에는 풀업 저항을 사용합니다. 2. 감가산기 계산기의 집적도를 고려하여 가산기와 감산기를 동시에 설계합니다. AND, OR, XOR 와 같은 기본 소자들로 FULL ADDER를 구...2025.05.10
-
뇌동맥류2025.04.281. 뇌동맥류의 정의 뇌동맥류는 혈관이 구조적으로 약화되어 뇌동맥 벽에 이상이 초래된 것이다. 동맥벽의 압력이 증가함에 따라 동맥 파열과 출혈이 발생한다. 대부분의 뇌동맥류는 주머니 모양이기 때문에 소낭상동맥류(berry aneurysm)라고 한다. 크기는 2mm부터 30mm에 이르기까지 다양하며 평균크기는 8mm에서 10mm이다. 2. 뇌동맥류의 발생빈도 사체부검(autopsy)에서 뇌동맥류는 인구의 약 1%에서 발견되며, 뇌동맥류 파열(aneurysm rupture)은 매년 인구 10만 명당 6~12명 비율로 발생된다. 남녀 발...2025.04.28
1 / 2
