총 122개
-
정보화 사회의 형성과 컴퓨터 기술의 발전2025.01.281. 정보화 사회의 형성 정보화 사회는 컴퓨터의 발명과 더불어 급속하게 발전했지만, 이는 단순히 컴퓨터 기술의 발전만으로 이루어진 것이 아니라 인터넷, 모바일 기술, 정부의 정책적 지원, 소셜 미디어의 확산 등 다양한 기술적, 사회적 요소들이 복합적으로 작용한 결과이다. 컴퓨터 기술의 발전이 정보화 사회 형성에 중요한 역할을 했지만, 다른 요소들의 기여도 간과할 수 없다. 2. 컴퓨터 내부의 덧셈기를 이용한 뺄셈 컴퓨터 내부에서 덧셈기를 이용한 뺄셈은 하드웨어 자원 절약과 병렬 처리에 유리하지만, 오버플로우 문제와 일부 산술 연산에...2025.01.28
-
디지털 논리실험 5주차 예비보고서2025.05.061. 전가산기 전가산기는 뒷자리에서 올라온 자리 올림수 을 포함하여 1 Bit 이진수 3개의 덧셈을 연산하여 합인 ∑ 과 자리 올림인 을 출력하는 장치이다. 입력 값 중 1이 홀수 개이면 ∑ 는 1, 짝수 개이면 0이 됨을 확인할 수 있다. 또한 1이 두 개 이상일 때 C 는 1, 나머지 경우에는 0을 출력한다. 2. 반가산기 반가산기는 1비트 이진수 2개의 덧셈을 연산하여 합(Sum)과 자리올림 캐리(Carry)를 출력하는 장치이다. ∑ ′ ′ ⊕ 이고 ∙ 이므로 A와 B가 모두 0일 때는 합과 캐리가 모두 0, ...2025.05.06
-
C언어 100자리 큰 수 계산기 소스코드2025.04.271. C 프로그래밍 이 코드는 C 언어를 사용하여 100자리 이상의 큰 수에 대한 덧셈과 뺄셈 연산을 수행하는 계산기 프로그램입니다. 주요 기능으로는 두 개의 큰 수를 입력받아 덧셈과 뺄셈을 수행하고, 결과를 출력하는 것입니다. 코드는 문자열 처리, 숫자 변환, 자릿수 맞추기, 부호 처리 등의 기능을 포함하고 있습니다. 2. 문자열 처리 이 코드에서는 문자열 처리 기능이 중요한 역할을 합니다. 입력받은 숫자를 문자열로 처리하고, 덧셈과 뺄셈 연산을 수행하기 위해 문자열을 숫자로 변환하는 작업이 필요합니다. 또한 결과를 출력할 때도 ...2025.04.27
-
(A+ 자료) C언어 계산기 전체 코드 및 완벽 정리 보고서2025.04.261. C 언어 계산기 이 자료는 C 언어로 구현된 계산기 프로그램의 전체 코드와 상세한 설명을 제공합니다. 계산기는 덧셈, 뺄셈, 곱셈 연산을 지원하며, 큰 숫자와 소수점 연산도 가능합니다. 코드는 잘 구조화되어 있으며, 각 함수의 역할과 동작 과정이 자세히 설명되어 있습니다. 이 자료를 통해 C 언어 프로그래밍과 알고리즘 설계 능력을 향상시킬 수 있습니다. 1. C 언어 계산기 C 언어 계산기는 프로그래밍 입문자들에게 매우 유용한 도구입니다. 기본적인 산술 연산을 수행할 수 있는 이 계산기는 프로그래밍 개념을 이해하고 연습하는 데...2025.04.26
-
실험 23_연산 증폭기 응용 회로 1 예비보고서2025.04.281. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 전압 이득이 무한대라고 가정하면 가상 단락의 개념을 이용하여 입력 전압이 출력 전압과 같다는 것을 보여준다. 하지만 실제 연산 증폭기의 전압 이득이 무한대가 아닌 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. A_0가 크면 클수록 이상적인 값으로부터의 오차가 줄어든다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 전압 이득이 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. 역시 A_0가 크면 클수록 이상적인 값으로부터의...2025.04.28
-
전자공학실험 20장 연산 증폭기 응용 회로 A+ 예비보고서2025.01.131. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전압 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 반전 증폭기 실험회로 1과 같이 반전 증폭기를 구성하고, 입력 전압의 크기를 변화시키면서 출력 전압과 전압 이득을 측정한다. 이상적인 연산 증폭기와 실제 연산 증폭기의 경우 입력과 출력 사이의 전달 함수를 구하고, PSpice 시뮬레이션을 통...2025.01.13
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
전자회로실험 과탑 A+ 예비 보고서 (실험 23 연산 증폭기 응용 회로 1)2025.01.291. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 비반전 단자에 입력 신호를 연결하여 신호를 증폭하는 회로입니다. 이 회로에서 입력 신호가 비반전(+) 단자로 들어가기 때문에, 출력 신호는 입력 신호와 동일한 위상을 가지며, 반전되지 않습니다. 이득은 피드백 저항과 입력 저항의 비율로 결정되며, 높은 입력 임피던스와 낮은 출력 임피던스를 가지는 특성이 있어 신호 처리에 유리합니다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 반전(-) 단자에 입력 신호를 연결하여 신호를 증폭하는 회로입니다. 이 회로에서 출력 신호는 입력 신호와 ...2025.01.29
-
전자회로실험 과탑 A+ 결과 보고서 (실험 23 연산 증폭기 응용 회로 1)2025.01.291. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 비반전 단자에 입력 신호를 연결하여 신호를 증폭하는 회로다. 이 회로에서 입력 신호가 비반전(+) 단자로 들어가기 때문에, 출력 신호는 입력 신호와 동일한 위상을 가지며, 반전되지 않는다. 이득은 피드백 저항과 입력 저항의 비율로 결정되며, 로 계산된다. 이를 통해 원하는 이득을 설정할 수 있고, 높은 입력 임피던스와 낮은 출력 임피던스를 가지는 특성이 있어 신호 처리에 유리하다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 반전(-) 단자에 입력 신호를 연결하여 신호를 증폭하는 ...2025.01.29
-
아날로그및디지털회로설계실습_4bit-Adder_결과보고서2025.05.051. 2-Bit Adder 회로 설계 본 설계실습은 2-Bit Adder 설계, 측정, 분석하는 실험이었습니다. Full Adder 두 개를 연결하여 2-Bit를 계산할 수 있는 회로를 설계하였고, 회로도는 다음과 같습니다. 검산을 위해 2Bit Adder의 각 출력 부분들의 불리언식과, 이진 덧셈식을 구하였습니다. 이 식들로 측정값을 검산 해본 결과 정확히 일치하는 것을 확인하였으며, 실험을 통해 조합논리회로의 설계 방법을 이해할 수 있었습니다. 또한 얻은 데이터를 이용해 2-Bit Adder의 8가지 다른 입력에 대한 진리표를 ...2025.05.05
1 / 13
