총 132개
-
전기저장장치 계통 구성2025.04.261. 전기저장장치(ESS) 계통 구성 전기저장장치(ESS : Energy Storage System)는 전력계통 또는 태양광, 풍력과 같은 신재생에너지원으로부터 전기를 공급 받아 저장하고 필요 시 전력계통 또는 부하에 전기를 공급하는 시스템입니다. 시스템 구성에는 PCS(전력변환장치), BMS(Battery Management System), 배터리시스템 등이 포함됩니다. 2. BMS(Battery Management System)의 필요성 리튬2차전지는 높은 에너지밀도, 고출력, 장수명 등 많은 장점을 가지고 있지만 안전사고 위험...2025.04.26
-
리트코 업체 조사2025.05.151. 리트코 개요 리트코는 1995년 4월 26일에 설립되었으며, 주요 목적사업은 계측제어 및 환경오염방지 시스템의 제조 및 판매와 수출입업입니다. 주요 제품으로는 도로지능화시스템, 환경감지제어시스템 등을 영위하고 있습니다. 주주로는 정종승(36%), 유암코-IBK투자증권(23%), 포스코ICT(13%), 인터베스트(11%), 이앤인베스트먼트(4%)가 있습니다. 연혁으로는 2005년 4월 벤처기업 확인, 2007년 1월 상호 변경(로얄정보기술 -> 리트코), 2018년 8월 우수 환경산업체 지정, 2021년 10월 증자(자본금 29...2025.05.15
-
A+ 정보통신실험 4주차 예비보고서 - OP-AMP 연산 증폭 회로2025.01.041. 연산 증폭기 연산 증폭기는 두 입력단자에 인가된 신호의 차를 연산 증폭기의 자체 이득만큼 증폭한 후 단일 신호로 출력합니다. 이상적인 연산 증폭기는 개방루프 이득과 입력저항이 무한대, 입력 바이어스 전류와 출력저항이 0, 공통 모드 제거비가 무한대의 특성을 가집니다. 연산 증폭기에는 가상단락과 가상접지 특성이 있어 부귀환을 걸어 사용하면 선형동작 범위가 넓어집니다. 2. 반전 증폭기 반전 증폭기는 폐루프 이득의 부호가 마이너스(-)로, 입력신호와 출력신호의 위상이 반전됩니다. 반전 증폭기에 두 개 이상의 입력이 인가되면 반전 ...2025.01.04
-
동흡진기를 이용한 진동 제어 실험2025.05.061. 동흡진기 동흡진기는 주진동계의 과도한 진동을 감소시키기 위해 결합되는 2차 진동계를 말한다. 이번 실험의 목적은 진동의 흡진 현상을 이해하고 동흡진기를 설계하는 것이다. 2. 진동 제어 일정한 속도로 구동되는 진동계가 공진 영역에서 구동되면 과도한 진동이 발생한다. 동흡진기를 이용하면 주진동계의 과도한 진동을 흡수하고 제어할 수 있다. 3. 실험 방법 실험 방법은 다음과 같다. ① 주진동계를 고유주파수로 가진하여 공진 현상을 확인하고 주파수를 측정한다. ② 동흡진기를 설치하고 보의 길이를 변화시켜 주진동계의 진동을 감쇠시킨다....2025.05.06
-
아날로그 및 디지털회로 설계 실습 실습5_전압제어 발진기_결과보고서2025.01.211. 전압제어 발진기 전압제어 발진기란 입력 제어 전압의 크기에 따라 출력되는 신호의 주파수가 변하는 주파수 가변 신호 발생 회로를 말한다. 전압제어 발진기의 설계방법에는 여러 가지가 있지만 이번 전압제어 발진기 회로는 크게 3가지로 구성되는데 Op amp를 이용한 적분기, 스위치 역할을 하는 BJT, 비교기 역할을 하는 슈미트 회로로 구성된다. 이번 설계실습에서는 슈미트 회로와 적분기 회로를 이용한 전압제어 발진기 회로를 만들어보았다. 제어 전압 Vc값을 조절하면서 출력 주파수 값을 측정하였고 그 결과 Vc가 0.5V~2V인 구간...2025.01.21
-
[A+보고서]전자회로실험-연산증폭기(op amp)2025.01.171. 연산 증폭기 연산 증폭기(operation amplifier)는 처음에는 이름대로 증폭과 가산, 감산, 미분, 적분 등의 연산을 수행하기 위해 만들어져 아날로그 컴퓨터에 이용되던 소자이다. 연산 증폭기가 하는 일은 두 입력 V_in1, V_in2의 '차이'를 '증폭'시켜 출력으로 내보내는 것이다. 이를 식으로 나타내면 V_out=A_o(V_in1-V_in2)이다. 여기서 A_0는 전압이득, 즉 전압 증폭도이며 이 연산 증폭기가 몇 배로 증폭을 하는지 나타낸 값이다. 기본적인 연산증폭기에 출력 신호의 일부를 다시 입력으로 넣어주...2025.01.17
-
조파수조 실험 보고서2025.01.241. 조파수조 실험 조파수조 실험은 구조물의 설계에 있어 매우 중요한 사항이다. 실제 구조물을 제작하여 실험하기 어려우므로 실제 구조물과 유사한 모형을 통해 실험을 수행한다. 본 실험은 2차원 조파 수조에서 규칙파와 불규칙파를 생성하여 파고, 파장, 주기, 파속 및 월류량 해석을 통해 모형 실험의 기초 자료를 수집하는 것을 목적으로 한다. 2. 조파 장치 조파 수조의 규격은 13.0m X 0.6m X 1.0m이며, 조파 장치의 규격은 1.0m X 1.0m이다. 조파 형태는 규칙파와 불규칙파이며, 구동 방식은 전기서보식이다. 3. 조...2025.01.24
-
계측장비 및 교류전원의 접지상태의 측정방법설계2025.05.021. 계측장비 접지상태 측정 이 보고서는 DMM, 오실로스코프, 함수 발생기와 같은 계측 장비의 접지 상태를 측정하는 방법을 설계하는 것을 다루고 있습니다. 이를 통해 계측 장비의 정확한 사용법을 익히는 것이 목적입니다. 보고서에는 DMM의 저항 측정, 함수 발생기와 오실로스코프의 입력 저항 특성, 교류 전압 측정 시 실효값 계산, 오실로스코프를 이용한 접지 전압 측정 등의 내용이 포함되어 있습니다. 2. 전기회로 설계 이 보고서는 계측 장비와 교류 전원의 접지 상태를 측정하는 방법을 설계하는 것을 다루고 있습니다. 이를 위해 전기...2025.05.02
-
실험 24_연산 증폭기 응용 회로 2 예비보고서2025.04.281. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 미분기 및 적분기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 적분기 회로 입력에서 저항 R을 통해 음의 단자쪽으로 흐르는 전류 i_1이 피드백 커패시터 C를 통과하면서 출력 전압 v_o가 형성된다. 입력과 출력 사이의 전달 함수가 주파수 축에서 저대역 통과 필터의 특성을 보인다. 3. 미분기 회로 입력에서 커패시터 C를 통해 음의 단...2025.04.28
-
일반물리학실험 전기저항 결과레포트2025.05.151. 전기저항 전기저항(電氣抵抗, electrical resistance)은 도체에서 전류의 흐름을 방해하는 정도를 나타내는 물리량이다. 국제단위계 단위는 옴이다. 전기 회로 이론에서는 간단히 줄여 저항이라고 부른다. 반대로 전기를 얼마나 잘 흐르게 하는 지를 나타내는 물리량은 전기 전도도라고 한다. 전기 전도도는 전기저항의 역수이다. 전기저항은 세기 성질과 크기 성질을 모두 보인다. 물질마다 서로 다른 값을 갖는 비저항은 전기저항의 세기 성질이고, 물질의 모양은 크기 성질이다. 전기저항의 비저항(比抵抗, resistivity) 은...2025.05.15
1 / 14
