연산 증폭기를 이용한 RC 필터회로 실험 보고서
2025.12.16
1. 1차 Active-RC 저대역 필터
1차 Active-RC 저대역 필터 회로를 구성하여 3dB 주파수 10kHz, DC 이득 2배, 입력임피던스 100kΩ 조건을 만족하도록 설계했다. R1=100kΩ, R2=200kΩ, C=79.58pF(실제 81pF)의 소자값을 사용하여 1kHz에서 10MHz까지 9개 주파수에서 출력 전압을 측정했다. 시뮬레이션값과 실험값의 오차는 저주파에서 2.56%이나 고주파로 갈수록 증가하여 3900%에 달했다.
2. 1차 Active-RC 고대역 필터
1차 Active-RC 고대역 필터를 구성하여 3...
2025.12.16