총 23개
-
디지털 논리실험 3주차 예비보고서2025.05.061. 2-bit 복호기 2비트의 정보를 입력 값으로 받아 4개의 출력 값을 가지므로 기본 실험 (1)의 회로는 2-bit 복호기이다. 디코더는 암호를 사람이 읽을 수 있도록 해독하는 역할을 한다. 2. 2-bit 부호기 4비트의 정보를 입력으로 받아 2개의 출력 값을 가지므로 기본 실험 (2)의 회로는 2-bit 부호기이다. 인코더는 반대로 정보를 암호화하는 역할을 한다. 3. 7 표시를 위한 입력 ABCD 7을 2진수로 나타내면 0111이다. 따라서 7을 표시하기 위해서는 ABCD 순으로 (1,1,1,0)을 입력해야 한다. 4. ...2025.05.06
-
디지털 논리실험 4주차 예비보고서2025.05.061. 멀티플렉서와 부호기(encoder)의 차이 멀티플렉서는 복수의 입력 값 중 하나를 선택하여 출력 값으로 내보내는 회로이다. 반면에 부호기(encoder)는 2^n개의 정보를 입력으로 받아 n개의 출력 값을 가지는 회로이다. 두 장치는 출력선의 개수와 선택선의 유무에 있어 차이가 있다. 2. 4-to-1 Multiplexer 74153, 2-to-1 Multiplexer 74157, 1-of-4Decoder 74139, 3-INPUT AND 게이트 7411의 datasheet 확인 각각의 datasheet를 통해 Vcc 또는 G...2025.05.06
-
디지털 논리실험 5주차 예비보고서2025.05.061. 전가산기 전가산기는 뒷자리에서 올라온 자리 올림수 을 포함하여 1 Bit 이진수 3개의 덧셈을 연산하여 합인 ∑ 과 자리 올림인 을 출력하는 장치이다. 입력 값 중 1이 홀수 개이면 ∑ 는 1, 짝수 개이면 0이 됨을 확인할 수 있다. 또한 1이 두 개 이상일 때 C 는 1, 나머지 경우에는 0을 출력한다. 2. 반가산기 반가산기는 1비트 이진수 2개의 덧셈을 연산하여 합(Sum)과 자리올림 캐리(Carry)를 출력하는 장치이다. ∑ ′ ′ ⊕ 이고 ∙ 이므로 A와 B가 모두 0일 때는 합과 캐리가 모두 0, ...2025.05.06
-
디지털 논리실험 8주차 예비보고서2025.05.061. Gated D Latch Gated D Latch는 D와 EN을 입력 값으로 가지며, Q와 Q'를 출력 값으로 가진다. S-R Latch와 유사하지만 EN이라는 가드를 통해 S와 R의 값이 1,1이 되는 경우를 막는다는 점에서 차이가 있다. EN의 입력 값이 LOW일 때는 D 값과 상관없이 출력 값이 변하지 않으며, EN의 입력 값이 HIGH일 때는 D 값을 Q의 값으로 전달한다. 2. D Flip-flop D Flip-flop은 D Latch와 같이 D의 값을 Q의 값으로 전달해주지만, Latch와 달리 Flip-flop은 ...2025.05.06
-
디지털 논리실험 9주차 예비보고서2025.05.061. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하면, 이 장치의 역할과 입력 값 A와 B의 구분에 대해 설명할 수 있습니다. A와 B의 입력 값은 AND 게이트를 거치므로, B에 0을 넣으면 A의 입력 값과 관계없이 시프트 레지스터에 0이 입력되고, B에 1을 넣으면 A의 입력 값이 시프트 레지스터의 입력 값이 됩니다. 또한 datasheet에서 MR 핀이 active l...2025.05.06
-
디지털 논리실험 10주차 예비보고서2025.05.061. 비동기식 카운터와 동기식 카운터 비동기식 카운터는 첫 번째 D Flip-flop의 CP입력에만 CLK 펄스가 입력되고 앞쪽에 있는 D Flip-flop의 출력 값이 뒤쪽에 있는 D Flip-flop의 CLK으로 들어간다. 반면 동기식 카운터는 모든 J-K Flip-flop이 하나의 CLK으로 연결 되어 있다. 두 카운터는 모두 CLK을 줄 때 마다 숫자를 카운트 하는데 실험은 4-bit 카운터이므로 0부터 15까지 순차적으로 나타낸다. 반면 하나의 펄스가 입력되면 모든 J-K Flip-flop이 동시에 작동하는 동기식 카운터와...2025.05.06
-
홍익대학교 디지털논리실험및설계 4주차 예비보고서 A+2025.05.041. 멀티플렉서와 부호기(encoder)의 차이 부호기는 사람이 이해할 수 있는 형태의 비트 조합들을 입력으로 주고 그것을 어떤 특정 비트 조합들과 각각 mapping 시켜서 부호화하는 것이고, 멀티플렉서는 데이터 선택기라고도 불리는데 여러 디지털 입력 데이터 중에서 어떤 데이터를 출력할 것인지 데이터 선택 입력의 조합을 통해서 선택할 수 있습니다. 2. IC 동작을 위한 Vcc와 GND 연결 및 Active LOW/HIGH 확인 각각의 IC를 동작하게 하기 위해서 Vcc와 GND를 몇 번 pin에 연결해야 하는지 확인해야 하고, ...2025.05.04
-
홍익대학교 디지털논리실험및설계 5주차 예비보고서 A+2025.05.041. 전가산기 전가산기는 2개의 입력 비트와 입력 캐리를 받아 합의 출력과 출력 캐리를 발생합니다. 즉, 기본적으로 전가산기는 1비트 크기의 2진수 3개를 입력으로 받아서 그것들의 이진 덧셈 결과를 출력하는 시스템이라고 생각할 수 있습니다. 전가산기의 진리표로부터 합의 출력 (Σ) = (A XOR B) XOR C(in)이고 출력 캐리 (C(out)) = (A AND B) OR {(A XOR B) AND C(in)}이 됩니다. 따라서 [그림 2]의 회로는 전가산기로 동작하게 됩니다. 2. 반가산기 반가산기는 1비트 크기의 2진수 2개...2025.05.04
-
홍익대학교 디지털논리실험및설계 7주차 예비보고서 A+2025.05.041. S-R Latch와 S'-R' Latch S'-R' Latch는 일종의 메모리 역할을 할 수 있는 device라고 볼 수 있습니다. 즉, 두 가지 상태 (Set, Reset)를 Q에 쓰기도 하고 그 상태를 저장할 수도 있습니다. S-R Latch의 경우 Active HIGH 입력을 가지기 때문에 S'-R' Latch와 반대의 논리 레벨을 사용한다는 점을 제외하고는 유사한 동작을 하게 됩니다. 2. Pulse detector와 CLK Pulse detector 회로의 경우 이론적으로는 CLK에 1이 입력으로 들어오든 0이 입력으...2025.05.04
-
디지털 논리실험 1주차 예비보고서2025.05.061. AND 게이트 AND 게이트의 datasheet를 읽는 법을 설명하고, 기본 실험(1)의 회로 결선 방법을 pin 번호를 이용하여 설명하였습니다. VCC와 GND를 직접 결선하면 쇼트가 발생할 수 있으므로 주의해야 합니다. 기본 실험(4)와 응용 실험(2)의 회로 구현 방법도 설명하였습니다. 2. OR 게이트 OR 게이트는 두 개의 입력 값 중 한 개의 값이 1이면 출력 값이 1이 되는 특성을 가지고 있습니다. 응용 실험(1)에서는 OR 게이트와 NOT 게이트가 결합된 회로의 동작을 설명하였습니다. 3. NOT 게이트 NOT ...2025.05.06
1 / 3
