총 13개
-
핵심이보이는 전자회로 실험 op amp2024.11.111. 연산 증폭기와 포토레지스터 1.1. 연산 증폭기의 구조와 원리 연산 증폭기(Operational amplifier)는 DC전류와 연결된 높은 이득(gain)을 갖는 input과 output 전압을 갖춘 증폭기이다. 오늘날에 가장 많이 쓰이는 전자기기 중에 하나인 연산 증폭기는 아날로그 컴퓨터에서 처음 이용되었고 많은 선형, 비선형 및 주파수 종속 회로에서 수학적 연산을 수행한다. 연산 증폭기의 구조는 2개의 입력 단자, 1개의 출력 단자, 2개의 전원 공급 단자로 구성된다. 비반전 입력 단자는 +, 반전 입력 단자는 -로...2024.11.11
-
Op amp2024.09.031. Op-Amp 기본회로 1.1. 반전 증폭기 실험 반전 증폭기는 입력 신호를 반대 위상으로 증폭하는 Op-Amp의 대표적인 회로이다. 실험에서는 반전 증폭기 회로를 구현하고, 입력 신호에 대한 출력 신호의 특성을 확인하였다. 실험에서는 R1 = 10 kΩ, R2 = 100 kΩ의 저항을 사용하여 반전 증폭기 회로를 구성하였다. 이때 이득은 AC(Close Loop) = -R2/R1 = -10이 된다. 실험 결과, 입력 전압 5 V를 인가하였을 때 출력 전압은 약 -12.9 V로 측정되었다. 이는 이론상 예상되는 출력 전압 -...2024.09.03
-
연산증폭기2024.09.031. 연산증폭기 기본 특성 1.1. 연산증폭기의 전압이득 연산증폭기의 전압이득은 연산증폭기의 가장 중요한 성능지표 중 하나이다. 연산증폭기의 전압이득은 입력전압에 대한 출력전압의 비율로 정의되며, 이상적인 연산증폭기의 경우 무한대의 전압이득을 가진다. 실제 연산증폭기의 경우 전압이득이 무한대가 아니라 유한한 값을 가지며, 이는 연산증폭기의 설계 및 제작 과정에서 발생하는 오차와 비선형성으로 인해 나타나는 현상이다. 일반적으로 연산증폭기의 전압이득은 200V/V 정도의 값을 가지며, 최소 50V/V 이상의 전압이득을 가져야 한다....2024.09.03
2 / 2
