소개글
"아주대학교 논리회로실험"에 대한 내용입니다.
목차
1. IEEE Code of Ethics
2. Basic Gates
2.1. Logic Gates
2.2. Logic Values
2.3. De Morgan's Law
2.4. Boolean Equation
3. Half Adder
3.1. Half Adder Concept
3.2. Half Adder Operation
4. Full Adder
4.1. Full Adder Concept
4.2. Full Adder Operation
5. Half Subtractor
5.1. Half Subtractor Concept
5.2. Half Subtractor Operation
6. Full Subtractor
6.1. Full Subtractor Concept
6.2. Full Subtractor Operation
7. Parallel Adder/Subtractor
8. Experiment Devices and Components
9. Circuit Diagrams
10. Experiment Procedures and Expected Results
10.1. Half Adder Experiment
10.2. Full Adder Experiment
10.3. Half Subtractor Experiment
10.4. Full Subtractor Experiment
11. References
12. 참고 문헌
본문내용
1. IEEE Code of Ethics
We, the members of the IEEE, in recognition of the importance of our technologies in affecting the quality of life throughout the world, and in accepting a personal obligation to our profession, its members and the communities we serve, do hereby commit ourselves to the highest ethical and professional conduct and agree: 첫째, 공중의 안전, 보건 및 복지에 부합되도록 결정을 내리는 책임을 수락하며, 이를 위협할 수 있는 요인을 즉시 공개한다. 둘째, 상충되는 이해관계가 있을 경우 이를 피하고자 노력하며, 존재할 경우 관련 당사자에게 공개한다. 셋째, 가용 데이터에 기반하여 신중하고 현실적인 주장과 추정치를 제공한다. 넷째, 일체의 뇌물수수를 거부한다. 다섯째, 기술에 대한 이해와 적절한 적용 및 잠재적 결과에 대해 증진시킨다. 여섯째, 자신의 기술적 역량을 유지 및 개선하며, 관련 자격이나 경험이 없는 경우 명확한 한계 공개 후에야 타인의 기술적 업무를 수행한다. 일곱째, 기술적 작업에 대한 정직한 비판을 구하고, 제공하며, 오류를 인정하고 시정하고, 타인의 기여를 적절히 인정한다. 여덟째, 인종, 종교, 성별, 장애, 연령, 국적 등의 요인에 관계없이 공정하게 대우한다. 아홉째, 거짓이나 악의적인 행동으로 타인, 그들의 재산, 명성 또는 고용에 해를 끼치지 않는다. 열째, 동료 및 직장 동료의 전문성 개발을 지원하고, 이 윤리강령을 따르도록 돕는다.
2. Basic Gates
2.1. Logic Gates
'2.1. Logic Gates'
논리 게이트는 디지털 회로에서 가장 기본이 되는 회로 요소로, AND, OR, NOT, XOR, NOR, NAND 등의 게이트로 구성된다. 이러한 논리 게이트는 입력으로 들어온 신호를 처리하여 원하는 논리 출력을 생성한다.
AND 게이트는 두 입력이 모두 1일 때만 출력이 1이 되는 게이트이다. 즉, A와 B가 모두 1일 때 출력 C가 1이 되며, 입력 중 하나라도 0이면 출력도 0이 된다. 이를 불 대수로 표현하면 C = A ∙ B이다.
OR 게이트는 두 입력 중 하나라도 1이면 출력이 1이 되는 게이트이다. 즉, A 또는 B가 1이면 출력 C가 1이 된다. 불 대수로는 C = A + B로 나타낼 수 있다.
NOT 게이트는 입력의 논리값을 반대로 출력하는 게이트이다. 입력 A가 1이면 출력 C가 0이 되고, 입력 A가 0이면 출력 C가 1이 된다. 이는 C = ¬A로 표현된다.
XOR 게이트는 두 입력이 서로 다른 값일 때만 출력이 1이 되는 게이트이다. 즉, A와 B가 서로 다른 값을 가지면 출력 C가 1이 되고, 같은 값을 가지면 출력 C가 0이 된다. 불 대수로는 C = A ⊕ B로 나타낼 수 있다.
NOR 게이트는 OR 게이트의 반대 기능을 하는 게이트로, 두 입력이 모두 0일 때만 출력이 1이 되며, 입력 중 하나라도 1이면 출력은 0이 된다. 이는 C = ¬(A + B)로 표현된다.
NAND 게이트는 AND 게이트의 반대 기능을 하는 게이트로, 두 입력이 모두 1일 때만 출력이 0이 되며, 입력 중 하나라도 0이면 출력은 1이 된다. 이를 불 대수로 나타내면 C = ¬(A ∙ B)이다.
이와 같이 다양한 논리 게이트를 조합하여 복잡한 디지털 회로를 구현할 수 있다. 각 게이트의 동작 원리와 진리표, 불 대수 표현을 이해하는 것은 디지털 회로 설계의 기초가 된다.
2.2. Logic Values
논리회로는 전기 신호를 처리하여 입력값을 얻으며, 이때 전형적인 CMOS 논리회로는 5V의 전원으로 동작하게 된다. CMOS 논리회로에서는 5V의 30%지점(1.5V) 즉, 0~1.5V의 전압은 0의 논리로 동작하고, 5V의 70%지점(3.5V) 즉, 3.5~5V의 전압은 1의 논리로 동작하게 된다. 이때 VOHmin은 High를 출력할 때의 최소 허용 전압이며, VIHmin은 High를 입력할 때의 최소 입력 전압이다. 또한 VILmax는 Low를 입력할 때의 최대 입력 전압이고, VOLmax는 Low를 출력할 때의 최대 허용 전압이다.
DC 잡음 여유(DC noise margins)는 입력이 인식할 수 있는 출력 전압의 범위를 의미하며, LOW의 0~0.3 V_CC와 HIGH의 0.7 V_CC~ V_CC이 DC 잡음 여유에 해당하는 범위이다. 이 범위 외는 ABNORMAL에 속한다. 이를 개선하기 위해 히스테리시스 특성을 갖는 Schmitt-trigger inverters가 사용되는데, 이는 비교기가 잡음에 둔감하게 작용하도록 하는 것이다. 히스테리시스 전압 VH는 VT+에서 VT-의 차이로 계산되며, 임계값 근처의 작은 변화에 의해 출력값이 변하는 것을 막기 위해 사용된다.
2.3. De Morgan's Law
De Morgan's Law는 논리 연산 사이의 관계를 나타내는 중요한 법칙이다. 이 법칙은 1868년 영국의 수학자 오거스터스 드 모르간에 의해 처음으로 소개되었다.
De Morgan의 법칙은 다음과 같이 수학적으로 표현된다:
(A + B)' = A' × B'
(A × B)' = A' + B'
여기서 A'는 A의 보수 (complement)를 의미한다. 즉, A가 1이면 A'는 0이 되고, A가 0이면 A'는 1이 된다.
이 법칙은 논리 회로 설계에서 매우 유...
참고 자료
디지털 디자인, John F. Wakerly, 사이텍미디어
데이터시트, (http://www.datasheet.kr)
네이버 지식백과
아주대학교 논리회로 실험 강의 노트 (2020), p4-11
임석구 외 1인 공저, 『디지털 논리회로 (이론, 실습, 시뮬레이션)』, 제 2판, 2009 .p266-272, p316-334
wikipedia, (2020.09.16.), (2020.09.16.), ‘Adder’, https://en.wikipedia.org/wiki/Adder_(electronics)
wikipedia, (2020.09.16.), (2020.09.16.), ‘substractor’, https://en.wikipedia.org/wiki/Subtractor
ALLDATASHEET, (2020.09.07.), (2020.09.07.),
‘74HC04’, https://www.alldatasheet.co.kr/view.jsp?Searchword=74HC04
‘74HC08’, https://www.alldatasheet.co.kr/view.jsp?Searchword=74HC08
‘74HC32’, https://www.alldatasheet.co.kr/view.jsp?Searchword=74HC32
‘74HC86’, https://www.alldatasheet.co.kr/view.jsp?Searchword=74HC86
아주대학교 논리회로 강의노트 (2019)
아주대학교 논리회로 실험 강의 노트 (2020)
임석구 외 1인 공저, 『디지털 논리회로 (이론, 실습, 시뮬레이션)』, 제 3판, 2015
ALLDATASHEET, (2020.09.07.), (2020.09.07.), http://www.alldatasheet.com/datasheet-pdf/pdf/15520/PHILIPS
