소개글
"SILVACO"에 대한 내용입니다.
목차
1. 반도체 공정 설계
1.1. BJT 설계
1.1.1. 설계 주제
1.1.2. 설계 제한 조건
1.1.3. 배경 이론
1.1.4. 설계 과정
1.1.5. 최종 결과
1.2. PN 다이오드 설계
1.2.1. 설계 주제
1.2.2. 설계 제한 조건
1.2.3. 배경 이론
1.2.4. 설계 과정
1.2.5. 최종 결과
1.3. CMOS 인버터 설계
1.3.1. 설계 주제
1.3.2. 설계 제한 조건
1.3.3. 배경 이론
1.3.4. 설계 과정
1.3.5. 최종 결과
2. 참고 문헌
본문내용
1. 반도체 공정 설계
1.1. BJT 설계
1.1.1. 설계 주제
BJT 설계 주제는 Process Simulator ATHENA와 Device Simulator ATLAS를 이용하여 BJT 소자를 설계하고, BJT 소자에 대한 이해를 바탕으로 npn BJT 공정을 통해 CB 및 CE mode 출력 특성을 확인하는 것이다.
BJT(Bipolar Junction Transistor)는 다수 캐리어와 소수캐리어가 공존하며 전자와 홀이 함께 전류를 만들기 때문에 Bipolar 트랜지스터라고 한다. 구조는 에미터, 베이스, 콜렉터로 구성되며 NPN형과 PNP형의 두 종류가 존재한다. BJT는 입력저항이 작고 offset 전압이 0.7V 정도로 있으며, 작은 전류에서 사용되고 출력 전류가 입력 전류에 의해 제어되는 특징이 있다.
이를 바탕으로 본 설계에서는 Process Simulator ATHENA와 Device Simulator ATLAS를 활용하여 npn BJT 공정을 구현하고, CB(Common Base) 모드와 CE(Common Emitter) 모드에서의 출력 특성을 확인하는 것이 목표이다.
1.1.2. 설계 제한 조건
BJT 설계의 설계 제한 조건은 다음과 같다.
첫째, 결과 구조물에 대해 설계 결과(doping profile)를 제시해야 한다. 둘째, CB 및 CE mode에서 output 특성을 제시하고 그 차이를 설명해야 한다. 셋째, 수업시간에 진행한 공정으로 설계를 해야 한다. 그 외에 다른 제한 조건은 없다.
결과 구조물에 대해 설계 결과(doping profile)를 제시해야 한다는 점은 BJT 소자의 성능과 특성을 결정하는 중요한 요소인 도핑 프로파일을 구체적으로 보여줘야 함을 의미한다. 이를 통해 설계된 BJT 소자의 특성을 정확히 파악할 수 있다.
CB 및 CE mode에서 output 특성을 제시하고 그 차이를 설명해야 한다는 것은 BJT의 대표적인 동작 모드인 공통 베이스(CB)와 공통 이미터(CE) 모드에서의 출력 특성을 비교 분석해야 함을 의미한다. 이를 통해 BJT 소자의 동작 원리와 특성을 깊이 있게 이해할 수 있다.
수업시간에 진행한 공정으로 설계를 해야 한다는 제한은 교육 과정에서 학습한 내용을 바탕으로 설계를 수행해야 함을 의미한다. 이를 통해 학생들의 이해도와 실습 능력을 평가할 수 있다.
위와 같은 설계 제한 조건은 BJT 소자 설계 시 반드시 고려해야 할 핵심 요소들을 명시한 것이다. 이를 통해 설계 결과의 완성도와 실용성을 높일 수 있으며, 학생들의 학습 성과를 정확히 측정할 수 있다.
1.1.3. 배경 이론
BJT(Bipolar Junction Transistor)는 다수 캐리어와 소수 캐리어가 공존하며 전자와 홀이 함께 전류를 만들기 때문에 Bipolar 트랜지스터라고 한다. 구조는 Emitter, Base, Collector로 구성되며 NPN형과 PNP형의 두 종류가 존재한다. 입력저항이 작은 것이 특징인데 이는 순방향 바이어스일 때 사용하기 때문이다. FET와는 다르게 offset 전압이 0.7V 정도로 있다. 작은 전류에서 사용되며 출력 전류는 입력 전류에 의해서 제어된다, 즉 transconductance가 크고 주파수 대역폭이 크며 열에 민감한 단점이 있다. 이미터-베이스 접합은 순방향 바이어스, 컬렉터-베이스 접합은 역방향 바이어스되어 있는 Active mode로 동작한다. 차단(Cut off), 활성(Active), 역활성(Inverted active), 포화(Saturation) 등의 작동 상태가 있다.""
1.1.4. 설계 과정
설계 과정은 다음과 같다. 먼저 Mesh 생성, p-Type 기판 생성을 통해 기본 구조를 만든다. 이어서 Buried Layer를 생성하고 n-epi 층을...
참고 자료
[1] IEEE ELECTRON DEVICE LETTERS, VOL. 11, NO. 5, MAY 1990
A NEW LDD Sturcture: Total Overlap with Polysilicon Spacer(TOPS)
J. E. MOON, T.GARFINKEL, J. CHUNG, M. WONG, P. K. KO, AND DHENMING HU, FELLOW, IEEE
[2] 논문 "Hot-Carrier에 의한 소자 노쇠화에 관한 연구" -한국과학재단-
[1] 마이크로 전자회로 sedra smith 한티미디어
[2] 반도체 소자공정 기술의 기초 michel quirk 청문각
[3] http://www.circuitstoday.com/pn-junction-breakdown-characteristics
[4] http://www.mrl.columbia.edu/ntm/level1/ch05/html/l1c05s04.html
[1] 정보통신산업진흥원 - 간행물 `CMOS 인버터의 지연시간` 여지환, 김석현, 황병곤
[2] 반도체 소자공정 기술의 기초 michel quirk 청문각
[3] 원광대학교 - CMOS 인버터 회로 실험자료
[4] `CMOS 디지털 집적회로설계` 김규철 저
[5] 특허실용 - `출력 신호의 천이 레벨이 조절 가능한 CMOS 인버터 회로`
