본문내용
1. 개요
1.1. 프로젝트 설계 개요
프로젝트 설계 개요는 다음과 같다.
본 프로젝트에서는 Vdd가 5.0V이고 VCM이 2.5V인 차동 증폭기를 설계한다. DC 이득은 40dB 이상을 목표로 하며, Unity-gain bandwidth는 가능한 높은 값을 가지는 것이 바람직하다. 또한 증폭기의 총 소비 전류는 최소 100uA에서 최대 1mA 범위 내에서 결정한다. 각 트랜지스터의 overdrive voltage는 200mV에서 400mV 사이로 설계한다.
차동 증폭기의 설계 시, Source follower가 연결된 구조로 구현한다. 전류원은 Fig. 9.35의 current mirror 회로를 활용하여 구현한다. IREF 값은 팀별로 결정한다. 또한 1pF의 부하 커패시터를 연결하여 회로를 구성한다.
설계한 차동 증폭기에 대해서는 상세한 분석과 설명이 필요하다. 특히 차동 증폭기의 주파수 응답 특성에 대한 분석이 이루어져야 한다.
이를 바탕으로 피드백을 이용한 버퍼 회로를 구현한다. 버퍼의 기능과 역할에 대해서도 설명한다. 또한 입력 신호의 주파수 변화와 크기 변화에 따른 버퍼 출력 특성을 분석한다.
마지막으로 부하 용량이 변화함에 따른 회로의 동작 특성을 분석한다. 1pF과 1uF의 부하 용량에 대한 회로 동작을 확인한다.
이상의 내용이 본 프로젝트의 설계 개요이다.
1.2. 설계 요구 사항
프로젝트 설계를 위한 설계 요구 사항은 다음과 같다.
Vdd = 5.0 V이며, VCM = 2.5 V로 설정된다. AC simulation 시 Vdc, 또는 sine 소자에서의 VOFF 전압에 해당한다. DC gain은 40dB 이상이 되어야 하며, 이는 회로의 gain을 높이기 위한 회로 개선이 허용된다. Unity-gain bandwidth는 높을수록 바람직하다. Amp의 총 사용 전류량은 최소 100 μA에서 최대 1 mA 범위에서 각자 결정한다. 각 트랜지스터의 overdrive voltage는 200mV ~ 400mV 범위로 설정한다. Load capacitor는 1번부터 5번까지 모두 1pF로 동일하게 적용된다.
이를 통해 본 프로젝트에서는 차동 증폭기를 설계하고, 이에 대한 분석 및 설명이 필요하다. 또한 차동 증폭기의 주파수 응답 분석이 요구된다. 이후 버퍼 회로를 구현하며, 버퍼의 기능과 역할에 대한 설명이 필요하다. 피드백을 이용한 버퍼 회로 구성 또한 수행해야 한다. 마지막으로 버퍼의 성능 분석을 위해 입력 신호 주파수와 크기에 따른 버퍼 출력 특성을 확인해야 한다. 아울러 부하 용량 변화에 따른 회로 동작의 영향도 분석해야 한다.
2. 회로 설계
2.1. 차동 증폭기 설계
2.1.1. 차동 증폭기 설계 분석 및 설명
차동 증폭기는 두 개의 입력 신호의 차이를 증폭하여 출력하는 회로이다. 본 프로젝트에서는 차동 증폭기를 설계하여 전압 이득을 40dB 이상 달성하고자 하였다.
차동 증폭기 설계 과정에서 가장 중요한 것은 트랜지스터...
