본문내용
1. 실험 개요
1.1. 실험 제목 및 목적
이 실험의 제목은 'RS와 D 플립플롭 실험'이며, 주어진 NAND 게이트로 구성한 RS-FF에 따라 Verilog 코드를 작성하고 이를 시뮬레이션하여 RS-FF의 특성을 이해하고, 주어진 D-FF에 따라 Verilog 코드를 작성하고 시뮬레이션하여 D-FF의 특성을 이해하는 것이 실험의 목적이다.
플립플롭은 설정된 값을 기억하는 쌍 안정 멀티 바이브레이터로써, '1'을 의미하는 세트와 '0'을 의미하는 리셋의 안정된 두 가지 상태를 유지하는 회로이다. NAND 게이트로 구성한 RS-FF는 부논리회로로써, S가 0일 때 set이 동작하여 Q는 1이 되고, R=0일 때 reset이 동작하여 Q=0이 된다. 또한 S와 R이 모두 0인 경우는 사용 금지 조건이다. D-FF의 경우, 클럭 신호가 rising할 때 D 값을 Q 출력으로 전달하며, 그 외의 시간에는 이전 상태를 유지한다. 이를 통해 RS-FF와 D-FF의 특성을 이해할 수 있다.
이 실험에서는 NAND 게이트로 구성한 RS-FF와 D-FF의 회로를 Verilog 코드로 작성하고 시뮬레이션하여 각 회로의 동작 특성을 분석하며, 또한 2분주, 4분주 회로를 구성하여 분주 회로의 동작 원리를 이해하고자 한다. 이를 통해 플립플롭과 분주 회로의 기본적인 동작 원리와 특성을 파악할 수 있을 것이다.
1.2. 실험 준비 사항
개인 노트북과 Verilog practice simplelogic 강의노트를 준비하며, 데스크탑에는 ModelSim PE Student Edition 10.4a를 설치하여 사용한다. 실험에 필요한 소구 및 부품으로는 ModelSim PE Student Edition 10.4a가 사용된다. 팀원 간 역할 분담 내역은 온라인 실습으로 진행한다.
2. RS 플립플롭 실험
2.1. NAND 게이트로 구성한 RS-FF
주어진 NAND 게이트로 구성한 RS-FF 회로도에 따라 Verilog 코드를 작성하고 시뮬레이션하여 RS-FF의 특성을 이해할 수 있었다.
RS-FF는 설정된 값을 기억하는 쌍 안정 멀티 바이브레이터로, '1'을 의미하는 세트와 '0'을 의미하는 리셋의 안정된 두 가지 상태를 유지하는 회로이다. 주어진 회로는 NAND 게이트로 구성되어 있으며, 입력 S와 출력 Qbar을 NAND 게이트에 입력하여 Q를 출력하고, Q와 입력 R을 NAND 게이트에 입력하여 Qbar을 출력한다. 이러한 구조로 인해 RS-FF는 부논리회로로, S=0일 때 set이 동작하여 Q가 1이 되고, R=0일 때 reset이 동작하여 Q가 0이 된다. 또한 S와 R이 모두 0인 경우는 사용 불가 조건이다.
시뮬레이션 결과, 입력 신호 R과 S에 따른 출력 신호 Q와 Qbar의 변화를 확인할 수 있었다. 입력 R이 0이면 Q는 1이 되고, 입력 S가 0이면 Q는 0이 되는 것을 관찰할 수 있었다. 이러한 결과는 NAND SR-FF의 진리표와 일치하므로 실험이 정상적으로 진행되었음을 확인할 수 있었다.
종합적으로 이번 실험을 통해 NAND 게이트로 구성된 RS-FF의 동작 원리와 특성을 이해할 수 있었다.
2.2. RS-FF의 Verilog 코드 작성 및 시뮬레이션
주어진 NAND 게이트로 구성한 RS-FF의 논리 회로도에 따라 Verilog 코드를 작성하고 이를 시뮬레이션하였다. 모듈 코드에서 입력 S와 출력 Qbar을 NAND 게이트에 입력하여 Q를 출력하고, Q와 입력 R을 NAND 게이트에 입력하여 Qbar을 출력하도록 구현하였다. 테스트벤치에서는 R과 S를 입력할 때 둘 다 0인 경우는 사용 불...
1
2
3
4
5
6
7
8