본문내용
1. 증폭기의 주파수 응답 특성
1.1. 실험 개요
이 실험에서는 [실험 17]에서 구현한 공통 소오스 증폭기의 주파수 응답 특성을 실험함으로써 대역폭(bandwidth)의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악하고자 한다.
증폭기에 사용되는 트랜지스터 내부의 기생 커패시턴스들로 인해 주파수에 따라 전압 이득 및 위상이 변하며, 어느 주파수 대역까지 증폭기의 전압 이득이 유지되는지의 척도인 대역폭을 알아야 원하는 응용 범위에 사용할 수 있다. 또한 증폭기의 전류나 면적이 제한되어 있을 때 증폭기 전압 이득과 대역폭의 곱은 일정한 관계가 성립하는데, 이러한 관계를 실험을 통해 이해하고자 한다.
1.2. 실험 절차 및 결과 보고
1.2.1. 실험회로
실험회로는 [실험 16]과 [실험 17]에서 구현한 공통 소스 증폭기 회로를 사용하였다. 구체적으로 M1, M2에 흐르는 DC 전류 I1을 결정하고, 이 전류를 생성하기 위한 Vpbias 및 IREF 전류를 설정하여 회로를 구성하였다.
본 실험에서는 출력전압 vo가 약 2.4V가 나오도록 회로를 구성하였고, 이 때 전압이득이 약 10V/V 정도 나올 것으로 예상하였다. 실험을 통해 RREF 값을 약 7.8Ω으로 설정하였을 때 vo가 2.8V 정도 나오는 것을 확인하였다...
