• LF몰 이벤트
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트
  • 통합검색(23,931)
  • 리포트(21,728)
  • 시험자료(1,147)
  • 방송통신대(449)
  • 자기소개서(317)
  • 논문(179)
  • ppt테마(53)
  • 서식(42)
  • 이력서(7)
  • 노하우(7)
  • 전문자료(1)
  • 기업보고서(1)

"3bit" 검색결과 81-100 / 23,931건

  • 파일확장자 [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 5주차 예비+결과(코드포함) Combinational_Logic_Design_II Decoder, Encoder and MUX
    Fig.3.은 시뮬레이션 결과이다. ... Fig.2.와 같이 구성하였는데 인풋의 비트만 바뀌었다. ... 인풋 I0, I1이 2비트이고, S는 0또는 1이며 S의 값에 따라 Z가 결정된다.
    리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18
  • 한글파일 디코더, mux, comprator, 4비트 감가산기
    그리고 a와 b값을 8비트 연산으로 연결해주었습니다. 여기서 op값이 1로 지정해주어서 감산기를 만듭니다. 4. ... I는 4자리 이므로 4bit를 선언해주고 s는 2자리 이므로 2bit그리고 각각의 입력값에 대입값을 입력했습니다. ... =(((a0&(a0^b0))'|(a1^b1))&(a1&(a1^b1))')' 4bit-adder-subtractor 위 식은 4bit 가감산기를 나타낸것인데 이는 하나의 회로에서 덧셈과
    리포트 | 7페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13
  • 워드파일 (완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,
    즉, N비트의 바이너리 값을 2N 가지의 신호 중의 하나로 출력하는 로직이다. Encoder와 반대로 움직인다고 생각하면 된다. ... Schematic (4) 2비트 2:1 Mux -case 1) if/ else if문 사용 if문을 사용한 mux test bench simulation pin View Technology ... Y=D2+D3 X=D2+D3 D1 D3 0 1 0 0 1 1 1 0 D1 D3 0 1 0 0 1 1 1 0 Decoder 디코더는 해독기로 2진을 10진으로 바꾸는 역할을 한다.
    리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
  • 한글파일 (A+자료) C언어 비트 연산자
    (rand()%3)); } p_r_s?selection_by_player(void){ ????charak; } ????return? ... player_choice; } 기계의 선택은 0과 2 사이에 랜덤하게 분포되어 있는 정수를 생성하기 위해 rand()%3을 사용한다. selection_by_player()에서 isspace ... 적절하게 큰 두 피연산자는 비트 위치별로 비트 위치에 따라 작동된다.
    시험자료 | 11페이지 | 2,000원 | 등록일 2023.01.11 | 수정일 2023.01.17
  • 워드파일 Full adder VHDL 실습보고서(전가산기)
    비트수만큼 직렬로 이어붙인 4bit Full Adder이다. ... b3 a3 ans3 Full Adder b4 a4 ans4 Carry out c3 c2 c1 그림 2. 4bit full_adder논리회로도 앞서 이야기 했던, Full Adder를 ... 위 table에서 Sum이 1이 되는 4가지bit adder로 확장시키는 것은 Full adder 4개를 직렬로 연결시켜, 각각의 값을 순서대로 4비트로 나타내면 된다. 2) 4bit
    리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27
  • 한글파일 A+레포트 임베디드시스템+3주차+결과+레포트 로봇학부
    위 보드에는 8bit ,16bit, 32bit MCU가 내장되어 있기 때문이다. #2. 8비트 MCU를 선택하여 0~1023 값을 0.0~3.3V 전압으로 변경 실습 2) 8/16/ ... 에서 LCDBuffer 에 문자 ‘A’가 들어가 있음을 디버깅을 통해 확인할 수 있었다. 8bit 16bit 32bit 8비트, 16비트, 32비트 MCU의 차이점은 MCU가 한번에 ... 소스코드 8bit MCU를 사용하여 0.0v ~3.3v를 표현하도록 하였다. 8bit MCU에 float을 사용할 경우 MCU에는 문제가 발생 할 수 있다.
    리포트 | 7페이지 | 4,000원 | 등록일 2019.08.18
  • 워드파일 디지털 논리회로(디논), ModelSim을 이용한 VHDL설계 (4bit full adder, 4비트 전가산기)
    파형을 분석한다. -4비트 가산기의 구현 조건 1. 1bit full adder의 동작을 포함한다. 2. 1bit full adder를 설계할 때 XOR연산을 사용하지 않는다. 3 ... adder를 설계할 것이다. 1bit full adder는 입력되는 비트 X, Y를 더하되, 이전 1bit full adder에서 자릿수 올림(carry)에 의해 출력된 캐리가 1이면 ... 시간 (6-ns (6+ns X 0101 1011 Y 0100 0010 Cin 1 1 Carry out 0101 0011 마지막 비트 전가산기(FA3)의 입력변화는 이므로 두개의 입력변수가
    리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2021.10.21
  • 한글파일 코드 해석, 병렬 패리티, ASCII코드, BCD코드
    전송 문자 실제 내용 LSB MSB PB LSB : Least Significant Bit MSB : Most Significant Bit PB : Parity Bit 3. ... 패리티 비트(parity bit) 패리티 비트는 데이터 전송 과정에 오류가 있는지를 검사하기 위한 추가 비트다. ... Bin Hex Char 존 비트 디지트 비트비트 디지트 비트 1 0 0 0 0 1 1 4 3 C 1 0 0 1 1 1 1 4 F O 1 0 0 1 1 1 0 4 E N 1 0
    리포트 | 10페이지 | 1,000원 | 등록일 2023.04.23
  • 한글파일 방송통신대학교 컴퓨터과학개론 출석과제물(2022-2)
    (조건: 총 24bit 사용, 매직넘버 128사용) 57.87510를 이진수로 전환하면 111001.1112이 된다. ... 이를 기준으로 부호(1비트), 지수(8비트), 가수(15비트)를 체워준다. 해당 실수의 부포는 양수이므로 부호비트 자리에는 0이 들어간다. ... 따라서 최종적으로 57.87510를 부동소수점 방식으로 표현하면 (부호) 0 (지수) 10000101 (가수) *************00가 된다. 3.
    방송통신대 | 3페이지 | 3,000원 | 등록일 2023.02.17
  • 한글파일 패리티검사기 설계 결과보고서
    디지털시스템 설계 실습 9주차 결과보고서 학과 전자공학과 학년 3 학번 성명 ※패리티 검사기 설계 1.짝수 패리티 비트가 포함된 8비트를 입력받아 오류가 없으면 ‘0’을 출력하고, ... 따라서 실험에서 짝수패리티가 포함된 입력(8bit)에 오류가 없으면 ‘0’ 있으면 ‘1’을 출력하는 실험으로 입력을 줄 때 7bit를 주어서 짝수패리티가 포함되었을 때 1의 개수가 ... 그중에서 짝수 패리티 검사기를 만들었는데, 짝수 패리티는 전체 비트에서 ‘1’의 개수가 짝수가 되도록 패리티 비트를 정하는 것이며, 데이터 비트에서 ‘1’의 개수가 홀수면 패리티 비트
    리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29
  • 워드파일 서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates
    ▲캐리 룩어헤드 구조를 간진 4비트 가산기 9. ... 실습5) 1-bit Full Adder를 symbol 로 이용하여 4-bit Ripple Carry Full Adder를 schematic 설계 입력: A[3:0] → Bus SW ... 실습3) Single-bit Full Adder design (1) Single-bit Full Adder 로직 설계 · a b cin s cout 핀 설정값 P63 P67 P65
    리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16
  • 한글파일 전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator
    [사진 3] 4비트 RCA 회로도 2.2. 4-bit Comparator 크기 비교기는 입력되는 두 수 A, B의 크기를 비교하여 어느 수가 큰지(또는 같은지)를 출력으로 나타내주는 ... 4-bit Ripple Carry Adder 복수의 전가산기를 이용하여 임의의 비트 수를 더하는 논리 회로를 만들 수 있다. ... Full Adder (14) 2.3. 4-bit Adder (21) 2.4. 4-bit Comparator (28) 3. 실험 결과 (29) 3.1.
    리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
  • 한글파일 디지털공학 레포트(음수, 양수, 비트변환)
    디지털 공학 리포트 제 출 일 : 과 목 명 : 디지털 공학 담당교수 : 학 과 : 학 번 : 이 름 : 목차 1. 8비트(bit)로 세 가지 방식을 표현 (음수 표현) 3 2. 2의 ... 보수방식(2’s Complement Method)으로 연산(덧셈) 5 1) 양수 + 양수 5 2) 양수 + 음수 6 3) 음수 + 음수 8 4) 음수 + 양수 10 1. 8비트(bit ... (단, bit는 8비트를 사용한다.)
    리포트 | 11페이지 | 2,000원 | 등록일 2022.07.20
  • 한글파일 디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier
    Adders → Adds two N-bit binary numbers -2-bit adder: adds two 2-bit numbers, outputs 3-bit result -e.g ... *Full Adder module *Full Adder 8bit module Full-Adder module을 8개 붙여놓은 module이다. (4) Simulation A에 3을 ... 즉, 3 + (-4) = -1 A에 4값을 인가하고 B에 3값을 인가한 뒤 뺄셈연산을 한다. 즉, 4 ?
    리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29
  • 파일확장자 [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 3주차 예비+결과(코드포함) Verilog HDL
    블록 주석문은 내포(nested)될 수 없다.3.식별자(identifier)⇨객체에 고유의 이름을 지정하기 위해 사용한다. ... 아래와 같은 코드로 primitive modeling을 통해 1-bit full adder를 구현하였다. ... 시뮬레이션 입력에 대한 DUT의 반응(response)을 관찰한다.다.Simulation1.1-bit Full Adder with primitive modeling method우선
    리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18
  • 워드파일 (완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 결과 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,
    이 경우를 제외하고 bus sw1을 다시 0으로 설정하였으며 한 비트 씩 이동됨을 확인할 수 있었다. 5) 실습[5] 4-bit SIPO for 문 사용 code test bench ... 실험결과 또한 한비트 씩 이동함을 확인할 수 있었다. 6) 실습[6] 4-bit counter code test bench simulation pin ▼Reset을 눌렀을 때 ▼Load가 ... 그 중에서도 병렬입력/병렬출력, 그리고 4bit카운터를 중점으로 토의해보고자 한다. 1) non-blocking 과 blocking 실습1, 2, 3에서는 병렬입력/병렬출력을 다룬
    리포트 | 25페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
  • 파워포인트파일 로봇카페 비트 마케팅사례 _ 역발상 마케팅
    로봇카페 비트 , 고물가 시대 ‘ 역발상 ‘ 마케팅 목 차 1 로봇카페 비트 2 3 느낀점 4 참고문헌 역발상 마케팅 선정 이유 마케팅 방법 마케팅 핵심 3 가지 1. ... 로봇카페 비트의 마케팅 핵심 3 가지 ‘ 로봇 바리스타 ’ 가 직접 만들어주는 커피 데이터 활용을 연계한 앱 이용률 증대를 지속 소비자 부담 없는 가격에 매장 이용 느낀점 아직까지는 ... 로봇카페 비트 , 마케팅 역발상의 이유 2.
    리포트 | 9페이지 | 1,000원 | 등록일 2022.12.09
  • 파일확장자 [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board
    Sum은 XOR gate의 출력이고, Carry는 AND gate의 출력이다.3)Module Instance Symbol을 이용하면, 직접 만든 회로를 Symbol화하여 필요한 경우 ... 각각의 1-bit Full Adder가 An, Bn의 두 입력을 받고, 첫 번째 1-bit Full Adder에는 Cin 또한 입력으로 들어간다. ... 출력은 Half Adder와 마찬가지로 Sum과 C_out를 내보낸다.5)4-bit Ripple Carry Full Adder는 4개의 1-bit Full Adder로 이루어지는데,
    리포트 | 8페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18
  • 워드파일 기초전자회로실험 예비보고서 - n-bit 이진가산기
    이진 가산기: 가장 낮은 비트(LSB:least Significant Bit)의 가산기에는 반가산기를,나머지 상위 비트 계산 부분에는 전가산기를 구성하여 n-Bit 이진 가산기를 ... 4.3절에서 구성한 회로를 활용하여 3-Bit 이진 가산기를 구성한다. ... 즉, 3Bit인 이진수 값(X2, X1, X0)와 (Y2, Y1, Y0)를 입력하여 두 자릿수의 반올림 C3과 (S2, S1, S0)가 출력되는 3-Bit 이진 가산기를 구성하고 입력
    리포트 | 1페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30
  • 한글파일 컴퓨터구조론 3장 연습문제 풀이 (개정5판, 생능출판, 김종현)
    3.1 (1) 19 과정: 부호화 크기는 맨 좌측 비트가 부호비트이고, 나머지 비트들은 수의 크기를 나타낸다. ... 0100 3.2 (1) 19 과정: 부호비트를 확장하는 경우 부호화-크기 표현에서는 부호 비트를 맨 좌측 위치로 이동시킨다. ... 답: 8-비트 길이의 부호화 크기: 1001 0011 1의 보수: 1110 1100 2의 보수: 1110 1101 (3) 124 답: 8-비트 길이의 부호화 크기: 0111 1100
    리포트 | 13페이지 | 3,000원 | 등록일 2021.04.29
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업