(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

소개글

각 실험마다 아래의 내용이 포함되어 있습니다.

1) 교안에서 요구하는 문법을 사용한 코드
2) 테스트벤치
3) 시뮬레이션
4) 핀 넘버

혼자서 시뮬레이션을 진행하실때 위 내용들을 차례로 따라가면
쉽게 진행하실 수 있습니다.

목차

1. 실험 목적

2. 배경 이론

3. 실험 장치

4. 실험 방법
(1) 2:4 Decoder
(2) 4:2 Encoder
(3) 3x8 Decoder -if/ else if
(4) 2비트 2:1 Mux -case
(5) 1:4 Demux
(6) 응용과제

5. 예상 결과

6. 참고 문헌

본문내용

1. 실험 목적
본 실험에서는 Encoder/Decoder, Mux/Demux인 조합회로를 Verilog HDL 언어를 사용하여 설계 및 실험하고자 한다.

2. 배경 이론
* 조합논리 회로
조합논리 회로는 입력에 의해 출력이 결정되는 회로로, 논리 게이트(AND, OR, NOT)로만 구성되면 플립플롭과 같은 기억소자는 포함되지 않는 회로를 뜻한다. 오늘 실험할 Encoder/Decoder, Mux/Demux 또한 조합논리회로이다.

* Encoder
인코더는 부호기로 10진을 2진으로 바꾸는 역할을 한다. 즉, 외부에서 들어오는 임의의 신호를 부호화 된 신호(0과 1)로 변환한다. 다음은 4 to 2 인코더의 진리표와 논리회로이다.

* Decoder
디코더는 해독기로 2진을 10진으로 바꾸는 역할을 한다. 즉, N비트의 바이너리 값을 2N 가지의 신호 중의 하나로 출력하는 로직이다. Encoder와 반대로 움직인다고 생각하면 된다. 다음은 2 to 4 디코더의 진리표와 논리회로이다.

* Mux
Mux는 데이터 선택기이다. 즉, 여러 개의 입력 중 하나를 선택하여 출력을 하는 것이다. 다음은 2:1 mux의 진리표와 논리회로이다.

* Demux
demux는 mux와 반대작용으로 하나의 입력정보는 여러 개의 특정 출력 중에서 하나를 선택하는 역할이다. 다음은 1:4 demux의 진리표와 회로도이다.

Latch
Latch는 저장요소로 입력에 의해 상태가 변할 때까지 2진상태를 유지한다.
1) NOR게이트를 가진 SR 래치
S(set)는 출력 1, R(reset)은 출력 0으로 만들어준다는 의미이다. NOR 논리 게이트 교차 되먹임 입력을 통해 만들어 진다. 저장된 현재 상태출력은 Q로 표시한다.

참고 자료

https://www.youtube.com/watch?v=giqb5eDSUq0&feature=share 조합회로
https://www.youtube.com/watch?v=xuNpAoR24Ok&feature=share 조합회로
https://www.youtube.com/watch?v=uKmyWY2duIY&feature=share 래치