[vhdl] 전가산기

등록일 2002.11.24 한글 (hwp) | 4페이지 | 가격 1,000원

목차

없음

본문내용

● 전가산기(Full Adder)
A=101과 B=011을 합하는 경우 n 번째 자리에서 합해지는 과정을 보면 n-1번째 자리에서 발생된 자리올림수(Cn-1) 1과 A(0), B(1)의 세수가 합해져 합은 Sn 은 0이 되고 다시 이 자리에서 자리올림수 (Cn) 1이 발생되어 다음 자리에 (n+1)을 합해 주어야 된다는 것을 알수 있다. 이러한 과정을 모두 수행할 수 있는 장치를 전가산기라 한다.
*원하는 자료를 검색 해 보세요.
  • VHDL을 이용한 FULL ADDER(전가산기)설계 6 페이지
    library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity full_adde..
  • Full Adder VHDL Design - 전가산기 구현 7 페이지
    ★ VHDL Source ---------------------------------------------------------------------------------- -- Company: -- Engineer..
  • 전가산기 전감산기 결과보고서 5 페이지
    1. 예비조사 및 실험 내용의 이해 1.1 전가산기 전가산기는 두 개의 입력값(a,b)을 (a xor b)한 sum과 (a and b)한 carry-자리 올림수의 두가지 출력을 나타내는 시스템이다. xilinx too..
  • VHDL을 이용한 16bit ALU 설계 및 파형 20 페이지
    산술연산 회로 전가산기와 멀티플렉서로 이루어진 회로로 두 개의 입력 A, B와 출력 D가 존재 논리연산 회로 게이트와 멀티플렉서로 구성되었고 각 게이트가 정해진 논리 연산을 수행하고 이 결과들 중에서 하나를 멀티..
  • [전자공학실험] ASIC 설계 전가산기 MUX 8 페이지
    ▲ 이론 반가산기는 2진수 한 자리만 계산할 수 있으므로 두 자리 이상을 계산할 때 사용 할 수 없다. 일반적인 계산에서는 여러 자리인 2진수를 덧셈하게 된다. 두 자리 이상을 덧셈할 때는 아랫자리에서 올라온 자리올림을 ..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서