[vhdl] 전가산기

등록일 2002.11.24 한글 (hwp) | 4페이지 | 가격 1,000원

목차

없음

본문내용

● 전가산기(Full Adder)
A=101과 B=011을 합하는 경우 n 번째 자리에서 합해지는 과정을 보면 n-1번째 자리에서 발생된 자리올림수(Cn-1) 1과 A(0), B(1)의 세수가 합해져 합은 Sn 은 0이 되고 다시 이 자리에서 자리올림수 (Cn) 1이 발생되어 다음 자리에 (n+1)을 합해 주어야 된다는 것을 알수 있다. 이러한 과정을 모두 수행할 수 있는 장치를 전가산기라 한다.
*원하는 자료를 검색 해 보세요.
  • [VHDL] 가산기 18페이지
    1.반가산기반가산기(helf adder)는 4자리수 중에서 한 자리수의 셈만을 생각한 경우이며, 아래자리에서 가산된 결과로 발생되는 캐리(carry)는 감안하지 않는 가산이다. 현재 자리만의 가산을 생각한다면, 현재 자리의 몫과 다음 자리수로 올라가는 올림수만을 고려해..
  • [asic] vhdl을 이용한 전가산기 설계 5페이지
    1. 실험이론전가산기란?전가산기는 3개의 입력비트의 합을 계산하는 조합회로이며, 3개의 입력과 2개의 출력으로 구성된다. A와 B로 표시된 두개의 입력변수는 더해 질 현재 위치의 두 비트이며, C_in으로 표시된 세 번째 입력변수는 바로 이전 위치로부터 올라온 캐리이다..
  • VHDL - 가산기, 반가산기, 4bit 병렬가산기, 8bit cla, SR 래치, D 래치 0페이지
    LIBRARY IEEE;USE IEEE.std_logic_1164.all;USE IEEE.std_logic_arith.all; ENTITY ripple4_str ISPORT( a : IN std_logic_vector(3 downto 0); b :..
  • VHDL문을 이용한 전가산기 설계 3페이지
    VHDL의 기초 전가산기를 nand 게이트로만으로 구현하고 출력 파형을 분석
  • Full Adder VHDL Design - 전가산기 구현 7페이지
    ★ VHDL Source------------------------------------------------------------------------------------ Company: -- Engineer: -- -- Create Date: 13:53:21..
  • VHDL을 이용한 Half Adder(반가산기)설계 4페이지
    1) 소스코드① half adderlibrary IEEE; use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNE..
  • VHDL 기본게이트 및 MUX, 전가산기,플립플롭,카운터 등 30페이지
    - AND gate: AND게이트는 입력신호가 모두 ‘1’ 일 때에만 출력신호로 ‘1’을 출력한다. 입력신호 중 하나라도 ‘1’ 이 아닐 때에는 출력 ‘0’ 으로 출력신호에 내보내는 게이트이다.library ieee;use ieee.std_logic_1164.all;..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서