임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU

소개글

8-bit ALU 설계 관련 실험 보고서입니다.
자료는 보고서(3주차) 총 3개, 발표 PPT 1개, 수업 내용 필기 1개로 구성되어있습니다.
VHDL을 이용한 8-bit ALU 설계 및 검증
보고서에는 ALU 기본 개념, 설계, 테이블, 아키텍쳐, 동작 원리, 기능, 설계 요건, 주차별 계획, 기본 알고리즘, 구조적 모델링, 선언 구조 등의 내용을 사진 자료와 함께 첨부하여 만들었으며
최종 보고서에는 실험에 대한 간단한 고찰, 소스 코드내용이 포함되어있습니다.
소스 코드 자체는 자료에 등록이 되어있지않지만 보고서 안에 사진으로서 첨부로 되어 있습니다.

이 내용에 대해 완벽하게 이해하고 토시하나 틀리지 않는 정확한 100점의 보고서를 원하시는 분들보다, 자신이 이 분야에 부족하지만 이만큼 열심히 했다, 이렇게 시도해보았고 그로써 얻은 피드백은 이렇고 난 이만큼 노력했다는 스토리를 보여주고 싶으신 분들 추천합니다.

정답만 써져있는 100점 짜리 보고서보다, 풀이과정과 노력이 겸비된 95점짜리 보고서를 원하시는 분들 사용해주시길 바랍니다. 전 A+에 2등 먹었습니다.

목차

1. 과제명
2. 과제 목적
3. 주차별계획
4. 기본 개념
5. 실험
6. 실험에 대한 고찰

본문내용

과제명
VHDL을 이용한 8-bit ALU 설계 및 검증
과제 목적
1. VHDL을 사용하여 논리회로를 기술한다.
2. Vivado 환경에서 작업을 한다.
3. Xilinx Artix-7 FPGA에 porting 한다.
4. Simulation 되는 VHDL source code를 제출한다.
5. 동영상 제작
주차별 계획
1주차 : 계획 보고서 작성에 있어, 디지털 공학, 전자회로 과목 복습 및 VHDL 강좌 수강, 툴 설치(VAIVADO)_최신버전, 회로의 대략적인 구상과 동작 원리 파악, coding source 구상 및 검색, 계획 보고서 제출

2주차 : 8-bit ALU - VHDL로 코딩 및 Xilinx FPGA tool VIVADO로 임시 시뮬레이션 → [FPGA 이용 방법은 기초회로실험_실험 12_P123 참고] Xilinx artix-7 계열 사용, 실행 여부 판단 후 반복, ppt 구상 및 틀 짜기, 중간 보고서 제출

3주차 : 8-bit ALU - VHDL로 코딩 수정 및 보완, Xilinx FPGA tool VIVADO로 최종 시뮬레이션, 미흡된 부분 고찰 및 동영상 제작(Ocam 활용), 발표 대본 준비, 최종 ppt 보고서 및 제작 동영상 제출
기본 개념
ALU (Arithmetic Logic Unit) : 산술 논리 장치
ALU : 중앙처리장치 속에서 연산하는 부분을 ALU라고 한다.
이것은 산술연산과 논리연산을 하는 유닛이다.

* 산술연산 회로
- 전가산기와 멀티플렉서로 이루어진 회로
- 두 개의 입력 A, B와 출력 D가 존재
- 가산, 감산, 증가, 감소 등의 8가지 기능
* 논리연산 회로
- 게이트와 멀티플렉서로 구성
- 각 게이트가 정해진 논리 연산을 수행하고 이 결과들 중에서 하나를 멀티플렉서로 선택하여 최종 출력값을 결정
- AND, OR, XOR, 보수 등의 기능

VHDL : V - Hardware Description Language
상위의 동작 레벨에서부터 하위의 게이트 레벨까지 하드웨어를 기술하고 설계하도록 하는 언어로 초보자도 쉽게 회로 설계를 할수 있는 IEEE 표준언어

참고 자료

없음

압축파일 내 파일목록

IoT응용실험보고_1.hwp
IoT응용실험보고_2.hwp
IoT응용실험보고_3.hwp
VHDL 필기.txt
ioT응용실험보고_최종보고서.pptx