논리회로실험(VHDL 및 FPGA실습) 이론 및 실험결과 레포트

소개글

성균관대학교 전공수업인 '논리회로실험'에서 VHDL Code를 이용한 논리회로설계 배경이론 자료 및 실제 FPGA Copile후 작동하는 과정을 실험으로 진행 후 작성한 레포트입니다.

레포트 평가 : A+

총 5회에 걸친 실험 후 상세한 이론 및 실험과정, 출력 결과등을 기록하였습니다.
해당자료를 작성한지 시간이 꽤 흘렀기에, 레포트 제출용도로 사용하셔도 무방하리라 생각되며, 수업의 커리큘럼은 크게 변화없이 진행 중인것으로 알고 있습니다. 또한 이 내용들은 현업에서도 두루 쓰이고 있습니다.
전자전기 및 반도체공학 전공자분들에게는 전공필수 실험수업인 논리회로설계 및 논리회로실험 수업에 있어 도움이 되리라 생각합니다.

진행한 실험주제는 아래와 같습니다.
[1] Adder & Subtracter 설계
[2] Finite State Machine(FSM) 설계
[3] Digital Clock 설계
[4] LCD 출력 설계
[5] Calculater 설계

목차

Ⅰ. Adder & Subtracter 설계
1. Purpose
2. Background
3. Sources & Results
4. Result analysis
5. Discussion

Ⅱ. Finite State Machine(FSM) 설계
1. Purpose
2. Background
3. Sources & Results
4. Result analysis
5. Discussion

Ⅲ. Digital Clock 설계
1. Purpose
2. Background
3. Sources & Results
4. Result analysis
5. Discussion

Ⅳ. LCD 출력 설계
1. Purpose
2. Background
3. Sources & Results
4. Result analysis
5. Discussion

Ⅳ. Calculater 설계
1. Purpose
2. Background
3. Sources & Results
4. Result analysis
5. Discussion
6. Reference

본문내용

1. Purpose
Xilinx프로그램과 VHDL code를 이용해 기초적인 조합논리회로와 4 bit full adder & subtracter를 설계해 본다. 이를 통해 Xilinx프로그램과 VHDL code에 대해 익히고 4 bit full adder & subtracter의 작동원리에 대해 알아본다.

2. Background
1) Binary Representation
이번 실험에서 구현할 4bit full adder & subtracter는 Binary Code를 이용해 연산한다.
이 Binary Code는 3가지 표현방식이 있는데
1. Sign and Magnitude, 2. 1s complement, 3. 2s complement이다.
여기서 Sign and Magnitude 와 1s complement는 +0, -0 두 개의 0이 존재하거나
사칙연산의 결과가 정확하지 않은 등 4bit full adder & subtracter에 사용하기에는 적합하지 않은 표현방식이므로 2s complement를 사용하기로 한다. 왼쪽 그림이 2s complement 방식으로 10진수를 2진수로 나타낸 것이며 4자리 2진수 중 맨 왼쪽 MSB(Most Significant Bit)는 숫자의 부호를 나타낸다. 4bit일 경우 2s complement의 표현범위는 -8부터 +7까지이며 0은 +부호를, 1은 -부호를 나타낸다.

2) Full adder
전가산기(Full adder)는 기본적으로 1비트의 2진수 3개를 더하는 논리회로이며 3개의 입력과 2개의 출력으로 구성되어 있다. 입력은 X, Y, Ci 3가지이며, 출력은 S와 Co 두 가지이다. 이 전가산기의 출력 S와 Co의 논리식을 X, Y, Ci로 나타내면 다음과 같다.
S = X'Y'Ci + X'YCi' + XY'Ci' + XYCi
Co = X'YCi + XY'Ci' + XYCi' + XYCi

참고 자료

Roth Kinney. 『논리설계기초』. 제 6판. (이근영, 김종태, 옮김). CENGAGE Learning.