[논리회로실험]반가산기 전가산기
- 최초 등록일
- 2007.09.14
- 최종 저작일
- 2006.09
- 8페이지/ 한컴오피스
- 가격 1,000원
소개글
HYU용 실험레포트 반가산기 전가산기입니다
2 Section으로 구성했으며 레포트용으로 유용합니다
목차
<< 반가산기 ․ 반감산기 >>
<< 전가산기 ․ 전감산기 >>
1.실험목적
2.이 론
3. 실험방법
4. Reference
[반 가산기] (HA : Half Adder)
[반 감산기] (HS : Half Subtracter)
본문내용
[전 가산기] (FA : Full Adder)
전가산기는 아래와 같이 이전단에서 발생한 자리 올림수(Ci)를 포함하여 2개의 1Bit 2진수 A, B를 더하여 그의 합(S)과 자리 올림수(C0)를 출력하는 3개의 비트를 가산할 수 있는 논리연산회로이다.
3. 실험방법
(1) 전원이 꺼진 상태에서 그럼 4-1의 회로를 연결하여라.
(2) 전원을 켜고 sw1 및 sw2를 조작하여 표 4-6의 모든 입력조건에 대한 출력전압 S와 C를 기록하여라.
(3) 전원을 끄고 그림 4-2의 회로를 연결하여라.
(4) 전원을 켜고 sw1 및 sw2를 조작하여 표 4-7의 모든 입력조건에 대한 출력전압 S와 C를 기록하여라.
(5) 전원을 끄고 그림 4-3의 회로를 연결하여라
(6) 전원을 켜고 sw1, sw2 및 sw3를 조작하여 표 4-8의 모든 입력조건에 대한 출력전압 S와 Ci+1을 기록하여라.
참고 자료
http://photon.kyunghee.ac.kr/~khyoo/lecsub
http://icbn2.tree.cc/Adding Binary.htm
http://tjsys.allin2.com/8051/arch/chart3-1-2a.htm