논리회로실험 반가산기 전가산기
- 최초 등록일
- 2021.10.01
- 최종 저작일
- 2018.05
- 5페이지/ 한컴오피스
- 가격 1,500원
소개글
성균관대 논리회로실험 레포트입니다
A+받은 레포트입니다.
목차
1. 실험 목표
2. 예비 이론
3. 실험 내용
4. 출처 (Reference)
5. 고찰
본문내용
1. 실험 목표
반가산기와 전가산기에 대해 알아보고 반가산기의 진리표와 논리식을 작성하고 그에 따른 논리회로를 그리고 자일링스 프로그램을 사용하여 VHDL언어로 동작적, 자료흐름, 구조적 모델링, Schematic Design을 사용하여 방식을 이용하여 각 게이트를 설계하고 파형을 살펴본다.
<중 략>
5. 고찰
이번 예비실험에서는 반가산기와 전가산기에 대해 알아보게 되었다. 예비실험에서는 반가산기만 코드작성 및 논리회로도를 그렸는데 저번실험과 달리 동작적, 자료흐름 모델링만을 해보지 않고 이론으로 배운 구조적 모델링 방법과 Schematic 방법을 사용하여 코드를 작성해보았다. 구조적 모델링은 한가지의 파일만 사용하는 것이 아닌 정말 말 그대로 그 회로의 구조적으로 구성요소 코드를 작성 후 본 코드를 작성하는 방법이었다.
참고 자료
가산기
https://ko.wikipedia.org/wiki/%EA%B0%80%EC%82%B0%EA%B8%B0
반가산기
http://kin.naver.com/openkr/detail.nhn?docId=23868
전가산기
http://blog.naver.com/gozooc/120020326711
논리회로도
http://blog.naver.com/seunghyub_l/220628503616
논리회로설계실험 국태용교수님 아이캠퍼스 강의자료
http://www.icampus.ac.kr/