홍익대 디지털논리실험및설계 5주차 예비보고서 A+

소개글

"홍익대 디지털논리실험및설계 5주차 예비보고서"에 대한 내용입니다.

목차

1. 실험 준비
1.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하나의 OR 게이트로 이루어져 있다. [그림 2]의 회로가 전가산기로 동작하는 원리를 설명하시오.
1.2 응용 실험 (1), (2)의 회로를 구현하시오.
1.3 LSB와 MSB의 의미를 조사하시오.
1.4 응용 실험 (2)의 회로를 순차적으로 연결하는 방식에 대해 자세히 서술하시오.
2. 실험 결과
2.1 기본실험 (1)
2.2 기본실험 (2)
2.3 응용실험 (1)
2.4 응용실험 (2)

본문내용

1.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하나의 OR 게이트로 이루어져 있다. [그림 2]의 회로가 전가산기로 동작하는 원리를 설명하시오.

가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다.

- 반가산기 - 전가산기
Σ = (A㊉B)㊉C
C_out = AB C = AB + (A㊉B)C

참고 자료

없음