실험2. 가산기 예비보고서
- 최초 등록일
- 2022.05.26
- 최종 저작일
- 2021.10
- 5페이지/ 한컴오피스
- 가격 1,500원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
"실험2. 가산기 예비보고서"에 대한 내용입니다.
목차
1. 실험 목적
2. 기초이론
3. 실험 예비 보고(생략)
4. 실험기자재 및 부품
5. 실험방법 및 순서
본문내용
1. 실험 목적
본 실험을 통해
■ 반가산기에 대해 알아본다.
■ 전가산기에 대해 알아본다.
■ 2비트 덧셈기에 대해 알아본다.
2. 기초이론
2.1 가산기
가산기란 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 가산기는 산술 논리 장치뿐만 아니라 주소값, 테이블 색인 등을 더하는 프로세서의 한 부분으로 사용되고 있다. 이진화 십진법, 3 초과 부호와 같은 여러 가지 수학적 연산을 수행하는 가산기를 구성할 수 있지만, 대부분의 가산기는 2진수의 합을 계산한다. 2의 보수나 1의 보수를 이용하여 음수를 표현하는 경우, 가산기를 가감산기로 사용한다. 다른 숫자의 부호 표현의 경우 더 복잡한 가산기를 필요로 한다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가지는 것이다. 입력 신호 전압의 덧셈을 출력하는 디지털 회로를 가산 회로라고도 부른다.
참고 자료
없음