[하드웨어언어설계] vhdl 설계

등록일 2003.04.23 MS 워드 (doc) | 3페이지 | 가격 300원

목차

1. vhdl 설계
2. max+2 설계하기
3. max+2 이용한 컴파일하기

본문내용

Signal a와 b가 같기 위한 비교기를 실습하여 보자. 1. VHDL 설계
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY comp IS
PORT (a, b : in std_logic_vector(1 downto 0);
equal : out std_logic );
END comp;ARCHITECTURE data_flow OF comp ISBEGIN
equal <= not( a(1) xor b(1) ) and not( a(0) xor b(0) );
END data_flow;
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서