[하드웨어언어설계] vhdl 설계

등록일 2003.04.23 MS 워드 (doc) | 3페이지 | 가격 300원

목차

1. vhdl 설계
2. max+2 설계하기
3. max+2 이용한 컴파일하기

본문내용

Signal a와 b가 같기 위한 비교기를 실습하여 보자. 1. VHDL 설계
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY comp IS
PORT (a, b : in std_logic_vector(1 downto 0);
equal : out std_logic );
END comp;ARCHITECTURE data_flow OF comp ISBEGIN
equal <= not( a(1) xor b(1) ) and not( a(0) xor b(0) );
END data_flow;
*원하는 자료를 검색 해 보세요.
  • 4bit Full adder Verilog구현 4 페이지
    ③ Verilog HDL code module fa4(a,b,c_in,s,c_out); //4bit full-adder fa4 module정의 input [3:0] a,b; //더해질 값 a,b는 4bit i..
  • 4bit감산기 Verilog구현 4 페이지
    ③ Verilog HDL code //////////////4bit 감산기 모듈 ///////////////////////////////// module hw2_fa4(a,b,c_in,s,c_out); ..
  • FIR filter Verilog구현 10 페이지
    ▷ 입력 x 에 따라 7-segment의 값들이 변화함을 확인한다. q0,q1,q2는 각각 일의자리와 십의자리 백의 자리를 나타내고 qs는 부호를 나타낸다. clk의 negative edge에서 동작함을 알 수 있고, rese..
  • 신호등제어기 Verilog 5 페이지
    【신호등 제어기】 문제 - 신호등 제어기 교차로에서 신호등이 4개가 있음.(좌회전은 고려하지 않음) 신호등은 녹, 주, 빨이 있는데 녹색은 10초, 주황색은 2초, 빨간색은 12초 동안 유지하도록 신호등을 제어하시오...
  • max+plus2를 이용한 stopwatch 설계 0 페이지
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서