[하드웨어언어설계] vhdl 설계

등록일 2003.04.23 MS 워드 (doc) | 3페이지 | 가격 300원

목차

1. vhdl 설계
2. max+2 설계하기
3. max+2 이용한 컴파일하기

본문내용

Signal a와 b가 같기 위한 비교기를 실습하여 보자. 1. VHDL 설계
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY comp IS
PORT (a, b : in std_logic_vector(1 downto 0);
equal : out std_logic );
END comp;ARCHITECTURE data_flow OF comp ISBEGIN
equal <= not( a(1) xor b(1) ) and not( a(0) xor b(0) );
END data_flow;
*원하는 자료를 검색 해 보세요.
  • [컴퓨터구조] max+2 vhdl을 이용한 16비트 기본컴퓨터 설계 19페이지
    디지털시계를 설계하고, 약 2주 동안 컴퓨터 설계를 하면서 다른 것을 ... 생각합니다. 한 학기동안 VHDL 이라는 언어를 통하여 시계도 구현해보고 ... TERM PROJECT 16비트 컴퓨터 설계 과 목 명: 컴 퓨 터 구
  • VHDL에 관하여 8페이지
    을 이용한 설계 비교> (2) 하드웨어 디자인과 프로그래밍 언어적 디자인 ... VHDL 소개 HDL이전의 하드웨어 설계에서는 주로 레이아웃 편집 ... )설계 방식이라 한다. (1) 하드웨어 기술 언어 HDL 하드웨어 기술
  • [컴퓨터구조 및 VHDL][Quartus 2,max,verilog]verilog_hdl을 이용한 Single_Cylce_Mips설계 및 분석.. 48페이지
    ( "Verilog HDL" Single_Cycle_MIPS 설계 ... _3, in2, carryin; output sum, carry_out ... ; assign sum = (in1 ^ in2) ^ carryin
  • [전자] VHDL 5페이지
    이며 미국 정부가 지원을 공인한 하드웨어 설계 언어. 1. 하드웨어 설계 환경 ... 회로도 입력을 대신하는 새로운 설계 기법, 하드웨어 기술언어에 의한 설계 ... 설계기술 언어(HDL)는 하드웨어를 기술 또는 표현하는 언어이 다. 다시
  • 디지털회로 VHDL 레포트 (Max 2 Plus ) 10페이지
    윤동업 교수님 제출일자 : 09/05/25(월) <그림3-69> 2입력 ... AND gate - 1 - <그림3-70> 3입력 OR gate - 2
  • [컴퓨터 구조 및 언어][Quartus 2,max]Verilog HDL 이용한 32Bit Arithmetic Logic Unit(ALU)설계(mips)와 분석 40페이지
    Unit(ALU) 설계하기 ) 담 당 학 과 학 번 성 명 제출일 32 ... Bit Arithmetic Logic Unit(ALU) 설계하기 1 ... 구성하고 설계함// module ALU_32Bit(zero, result
  • VHDL을 이용한 교통신호기제어 10페이지
    - 개 요 - 1. 교통신호기 제어의 설계 2. 하드웨어 구조 3 ... 초의 주기로 점멸 표시 2. 교통신호기의 하드웨어 1. 보드 장착용 ... 동작으로 변경되는데 변경을 알리는 신호가 rotate입니다. 1-2) VHDL
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      상세우측 배너
      추천도서
      [하드웨어언어설계] vhdl 설계
      하나은행 통장 개설 이벤트 오늘 하루 보지 않기 닫기
      ?>
      닫기