논리회로설계실험 7주차 Flip flop 설계

*사*

개인인증 판매자스토어

최초 등록일: 2023.09.11
최종 저작일: 2023.06; 6페이지/ MS 워드; 가격 3,000원

다운로드

장바구니

상세정보
자료후기 (0)
자료문의 (0)
판매자정보

본문내용

1) Objective of the Experiment(실험 목적)
이번 실험에서는 두 가지 모델링 방식인 Behavioral modeling과 Structural modeling 방법으로 JK flip flop과 T flip flop을 구현하는 실습을 진행하였다. 강의에서 다룬 SR flip flop과 D flip flop의 modeling 방법을 참고하여 구현하였다. 마지막으로 testbench code를 작성하여 직접 설계한 두가지의 flip flop이 정상적으로 작동하는지 Modelsim의 simulation을 이용하여 파형을 관찰함으로써 검증하였다.

2) Theoretical Approach(이론)
JK flip flop과 T flip flop의 truth table, schematic이 이미 강의자료에 나와있기 때문에 교수님이 언급하신 대로 이론적 접근 부분은 생략하였다.

3) Verilog Implementations(코드 실행)
3.1) JK flip flop (Behavioral modeling)
JK flip flop의 behavioral modeling의 코드는 위와 같다. 전체적으로 보면 SR flip flop과 코드가 유사함을 알 수 있는데 차이점은 input이 (1, 1)인 경우이다. SR flip flop에선 input이 (1, 1)인 경우 q와 q_bar가 (0, 0)으로 출력하도록 코드를 짰지만, JK flip flop의 경우엔 q와 q_bar가 서로 바뀌도록 코드를 작성해 주었다.

참고 자료

없음

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

실험(1)디지털 논리회로 프로젝트 Door-Lock 설계 14페이지

2018년 1학기 실험(1): 디지털 논리회로 1 2018년 Final Project ... 연결되어 각 D Flip Flop의 D입력에 따라 출력을 7-Segment로 ... 실험(1) 프로젝트 : Door-Lock 설계 지시사항 (1) 총 3개의
홍익대 디지털논리실험및설계 8주차 예비보고서 A+ 7페이지

디지털 논리실험 및 설계 8주차 예비보고서 1. ... 1->0으로 변화하는 순간의 값이 저장된다. 1.7 D Flip-flop이 ... ＊응용 실험 (1)에서 결선할 T Flip-flop의 회로도 T=0 일 때
홍익대 디지털논리실험및설계 9주차 예비보고서 A+ 5페이지

디지털 논리실험 및 설계 9주차 예비보고서 1. ... MR’는 D Flip-flop의 clear과 연결되어, 회로를 reset ... D Flip-flop으로 이루어져있는 회로이므로 PRE’(강제 Set.
홍익대 디지털논리실험및설계 7주차 예비보고서 A+ 8페이지

디지털 논리실험 및 설계 7주차 예비보고서 1. ... detector를 사용한 J-K Flip flop은 기본 실험 (3)의 ... 실제 실험에서 스위치 입력을 한번만 주었는데 결과자 여러 번 바뀌는 현상(
홍익대 디지털논리실험및설계 10주차 예비보고서 A+ 6페이지

디지털 논리실험 및 설계 10주차 예비보고서 1. ... 그리고 n-1번째 Flip-flop의 Q가 1->0이 될 때 n번째 Flip-flop이 ... Flip-flop의 CLK로 입력된다.
서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers 20페이지

디지털논리회로실험 6주차 실험 보고서 목적 - Flip-flop의 종류를 ... Sequential 회로는 Latch와 Flip-flop을 기본 소자로 이용하게 ... BTN_0이 high인 상태에서, 두 JK flip-flop은 T flip-flop으로
[기초회로실험]Flip-flop 회로 6페이지

Flip-flop 회로 1. 실험 목적 가. ... 가능하다. 7) D flip-flop에서 CP 입력이 있는 경우와 없는 ... 플립플롭(Flip-Flop) 플립플롭은 2진수 1자리를 기억할 수 있게 해주는
서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display 33페이지

디지털논리회로실험 8주차 실험 보고서 목적 -Shift registers의 ... Shift registers shift register는 flip-flop ... 설계한다.
디지털 논리회로 실험 9주차 Shift Register 예비보고서 11페이지

디지털 논리회로 설계 및 실험 예비보고서 주제 : Shift Register ... 이러한 초기값은 D Flip-flop의 ??걸꽃Ⅱ穗? ... 1]과 같이 D Flip-flop을 이용하여 4-bit Serial-in
서강대학교 21년도 디지털논리회로실험 7주차 결과레포트 (A+자료) - Counter, State Machine, State Diagram 28페이지

디지털논리회로실험 7주차 실험 보고서 목적 - Counter의 구조와 동작 ... Counters Counter는 clock에 의해 cycle을 반복하는 순차 논리회로이다 ... 그림2-1의 비동기 회로와 비교했을 때, 그림7-1의 회로는 CLK 신호가
RS래치와 RS플립플롭 실험레포트 7페이지

결정되는 비동기식 회로이다. [2] RS-플립플롭(flip flop) ( ... 기초실험(2)에서는 RS 플립플롭을 설계하였는데, CLK를 이용하는 실험에서 ... RS 래치회로는 입력이 변화되기만 하면 게이트의 지연시간 이후에는 입력논리에
부산대학교 기전실 학번 순차회로 9페이지

저희 분반의 경우 D Flip Flop을 사용한 회로와 JK Flip Flop을 ... 서론> 논리회로 및 기초전자전기실험으로 배운 지식을 활용하여 학번을 출력하는 ... D Flip Flop 설계표를 이용하여 설계합니다.
동기식,비동기식 카운터 예비레포트 5페이지

실험 장비 -Two 74LS76A dual J-K flip-flops -7408 ... synchrnous counter를 설계한다. 2) 실험 회로를 구성한다 ... 주 시퀀스에는 없다하더라도 사용하지 않는 상태가 설계상 특정한 방법으로 주
[A+] 디지털공학실험 JK 플립 플롭 7페이지

실험순서3 (회로 시험 관찰) 17-3 회로 설계한다. 17-1의 JK 플립플롭 ... (예 : latch, flip flop) 단안정(One-shot): 하나의 ... vlsiverify.com/verilog/verilog-codes/sr-flip-flop
부산대학교 기전실 스톱워치 설계 7페이지

김재호, 김성신, 남일구 공저 / 논리회로 설계 및 실험 / 부산대학교출판문화원 ... 간단한 팁 논리회로 및 기초전자전기실험으로 배운 지식을 활용하여 스톱워치를 ... 논리회로(EE30396) 강의 자료 제 2장 조합회로 시스템 제 3장 카르노
서강대학교 디지털논리회로실험 레포트 7주차 26페이지

7주차 결과레포트 Counter와 state machine 설계 1. ... 달리 설계하려는 machine의 규격이 주어지고 이를 flip-flop등을 ... 대하여 정리한 그림7을 기준으로 구성한 state diagram을 보여준다