홍익대 디지털논리실험및설계 7주차 예비보고서 A+

소개글

"홍익대 디지털논리실험및설계 7주차 예비보고서"에 대한 내용입니다.

목차

1. 실험 준비
2. 실험 결과

본문내용

1. 실험 준비
1.1 S-R Latch와 S’-R’ Latch의 동작에 대해 설명하시오.

Latch는 1비트의 문자를 보관하고 유지할 수 있는 회로이다. S는 Set, R은 Reset을 의미하며 두 개의 입력 S, R을 받고 두 개의 출력 Q, Q’를 내보낸다.
S-R Latch는 NOR 게이트를 이용해 결선되고 S’-R’ Latch는 NAND 게이트를 이용해 결선되므로 SR NOR Latch, SR NAND Latch 라고도 불린다.
Set이 활성화되면 Q가 1, Q’가 0이 되고 Reset이 활성화되면 Q‘가 1, Q가 0이 된다. 이 때 S-R Latch는 Active HIGH 이므로 S, R이 1, 0일 때 Q=1, Q’=0을 갖고, S’-R’ Latch는 Active LOW 이므로 S‘, R’이 차례로 0, 1일 때 Q=1, Q’=0을 출력한다.

- S-R Latch (SR NOR Latch)

S
R
Q
Q’
0
0
No Change
0
1
0
1
1
0
1
0
1
1
Invalid

- S’-R’ Latch (SN NAND Latch=)

S’
R’
Q
Q’
0
0
Invalid
0
1
1
0
1
0
0
1
1
1
No Change

1.2 Pulse detector와 CLK에 대해 설명하고 응용 실험 (2) [그림 4]의 원리를 설명하시오.

Pulse detector는 Pulse의 변화를 감지하는 회로이다. 두 개의 동일한 입력 중 하나에만 인버터를 취하여 뒤집고, 이를 입력이 반전된 AND 게이트와 연결한 회로이다. 입력이 반전된 AND 게이트는 드모르간의 법칙에 의해 NOR 게이트와 동일하게 작동한다. 이 회로는 CLK와 CLK’가 서로 다를 수 밖에 없으므로 입력이 반전된 AND 게이트의 출력은 이론상 0이 될 수 밖에 없다.

참고 자료

없음