홍익대 디지털논리실험및설계 8주차 예비보고서 A+

소개글

"홍익대 디지털논리실험및설계 8주차 예비보고서"에 대한 내용입니다.

목차

1. 실험 준비
2. 실험 결과

본문내용

1.1 Gated D Latch의 동작에 대해 설명하시오.

Latch는 Enable의 레벨(0또는 1)에 따라 1비트의 정보를 보관하고 유지할 수 있는 회로이다.
Gated D Latch는 Gated S-R Latch와 유사하게 구성되어있다. S와 R에 동시에 1이 입력되면 invalid가 되는 부분을 보완하기 위하여 입력을 D 하나만 받는다. 그리고 하나의 입력은 D 그대로, 다른 하나는 D를 inverter로 변환시켜 입력받아 invalid한 상태가 일어나지 않도록 한다. NC 기능은 EN이 0인 경우 사용 가능하다.
진리표를 살펴보면 D의 입력을 Q가 그대로 출력하여 직관적으로 결과를 쉽게 예상할 수 있다.

EN
D
Q
Q’
0
0
NC
0
1
NC
1
0
0
1
1
1
1
0

1.2 D Flip-flop의 동작에 대해 설명하시오.

Flip-flop은 CLK의 움직임에 따라 1비트의 정보를 보관하고 유지할 수 있는 회로이다. CLK가 Active HIGH이면 0->1인 순간에 D값을 읽고, Active LOW 이면 1->0이 되는 순간 D 값을 읽어 값을 저장한다.
PRE’와 CLR’는 0이 입력되었을 때 각각 SET, RESET 상태를 만들어주는 단자이다. Active LOW 이므로 정삭적으로 Flip-flop을 작동시키려면 두 단자에 모두 1, 1을 입력해야한다.
Gated D Latch와 마찬가지로 D의 입력값을 그대로 Q로 출력한다.

1.3 D Flip-flop 7474의 datasheet를 확인하시오.

1.4 T Flip-flop의 동작에 대해 설명하시오.

＊응용 실험 (1)에서 결선할
T Flip-flop의 회로도

참고 자료

없음