서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display
- 최초 등록일
- 2022.09.18
- 최종 저작일
- 2021.10
- 33페이지/ MS 워드
- 가격 2,000원
소개글
서강대학교 전자공학과 4점대 학점 공돌이입니다.
A+를 받은 양질의 자료를 올립니다.
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
본문내용
1. 목적
-Shift registers의 구조와 동작원리를 이해한다.
-Multiplier 설계를 통해 shift register의 활용방법을 익힌다.
-4-digit 4-segment display의 구동원리를 이해하고 활용을 위한 회로를 설계한다.
2. 이론
2-1. Shift registers
shift register는 flip-flop 여러 개를 합쳐 놓은 소자로, clock의 한 주기가 지날때마다 연결되어있는 register의 data가 한 bit씩 이동하는 소자이다. 데이터의 입출력 방식이 serial인지 parallel에 따라 4가지 분류가 가능하다.
왼쪽부터 serial-in,serial-out ; serial-in,parallel-out ; parallel-in, serial-out
serial-in,parallel-out register는 직렬신호를 병렬로 변환하고, parallel-in,serial-out register는 병렬 신호를 직렬로 변환하는 역할을 수행한다.
이 때 parallel in, parallel out register만으로 4가지 입력방식을 모두 사용할 수 있다.
SERIN은 매 clock마다 새롭게 들어오는 입력의 상태를 지정한다. Load/shift는 2-input MUX의 selector 역할을 하게 되는데, serial input을 입력할지, parallel input을 load할 지 결정할 수 있다. 이 때 serial 입력은 shift register의 수만큼 clock이 지나면, serial-out으로 나오게 된다. 따라서 serial out만 뽑아낼려면 N번째 Q를 사용하면 된다. register는 data를 N clock만큼 delay시키는 역할도 하게 된다.
2-2. 74x194
74x194는 양방향으로 직렬 입출력과 병렬 입출력이 가능한 register이다. S1과 S0에 따라 register의 동작이 달라지게 된다.
참고 자료
Stephen Brown and Zvonko Vranesic. 2009. Fundamentals of Digital Logic with VHDL Design. 3rd ed. McGraw Hill
https://www.nxp.com/docs/en/data-sheet/SCC2691.pdf , SCC2691
https://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/spartan6_scm.pdf , ISE 소자들
http://realsys.co.kr/lecture/avr_edu/3%EB%B6%801_4.%20%EB%B9%84%EB%8F%99%EA%B8%B0%20%ED%86%B5%EC%8B%A0.pdf , 비동기 통신 UART
http://www.sycelectronica.com.ar/semiconductores/74LS194.pdf , 74LS194