논리회로설계실험 4주차 MUX 설계

소개글

"논리회로설계실험 4주차 MUX 설계"에 대한 내용입니다.

목차

1) Objective of the Experiment(실험 목적)
2) Theoretical Approach(이론)
3) Verilog Implementations(코드 실행)
4) Result(실행 결과)
5) Conclusion(결론 및 고찰)

본문내용

1) Objective of the Experiment(실험 목적)
이번 실험의 목적은 4:1 MUX와 1:4 DEMUX를 강의 시간에 배운 2:1 MUX와 1:2 DEMUX의 modeling 방법과 skeleton code를 참고하여 구현하는 것이다. 이때 구현은 세가지 방법 중에서 교안에 나오지 않은 dataflow modeling과 gate-level modeling 두가지 방법으로 구현한다. 이를 구현하기 위해선 우선 Karnaugh map과 Boolean expression을 간단히 하여야 한다. 마지막으로 Verilog 소프트웨어를 이용하여 구현한 MUX와 DEMUX를 Modelsim의 Simulation 기능을 이용하여 출력 wave를 분석하고 이론과 출력이 일치하는지 확인하여 검증할 수 있다.

2) Theoretical Approach(이론)
2.1) 4:1 MUX
4:1 MUX는 a,b,c,d 4개의 input과 2개의 input selections s1, s0 그리고 하나의 output으로 이루어져 있다. 동작원리는 4:1MUX의 output은 2개의 select bits의 조합에 의해 결정된다.

참고 자료

없음