저전력 VLSI 기술

소개글

저전력 VLSI 조사에대한 내용입니다.

목차

[1] 주제선정이유

[2] VLSI 기술
1. clock gating
2. power gating
3. DVFS (Dynamic Voltage & Frequency Scaling)
4. double sampling
5. 단열회로
6. EDA 툴
7. 에너지 하베스팅

[3] 참고문헌

본문내용

* Clock Gating
Dynamic 모드에서 dynamic 전력을 줄이는 것 (clock 공급 gate를 통제함으로 낭비되는 전력 최소화)

* 장
- 다른 저전력 설계 기술에 비해 구현이 용이
- 사용하지 않는 block에서 발생하는 전력낭비가 없어져 해당 부분의 발열까지도 감소시킬 수 있음

* 단
- 게이팅 로직 추가로 인한 전력소모 및 부피 증가 등의 부담이 존재
- CPU내부 혹은 SoC가 구조적으로 clock gating을 지원해야만 사용 가능

참고 자료

데일리 시큐 “IoT 성장에 따른 저전력 기술의 중요성” http://conf.dailysecu.com/news/articleView.html?idxno=28105
위재경 외 2명, 2005, 『GHz 급 고성능 저전력 ULSI칩 설계를 위한 전원제어, 시그널링 및 인터커넥션 시스템 기술개발』, 『특정기초연구사업』
정보통신기술진흥센터 “저전력 SoC 설계를 위한 파워 인식 EDA 툴 최신 동향” https://www.itfind.or.kr/WZIN/jugidong/1679/file3263039451178143725-1679.pdf
저전력 회로 설계를 위한 효과적인 단열 논리 설계 https://dspace.inha.ac.kr/bitstream/10505/18026/1/18314.pdf
https://en.wikipedia.org/wiki/Adiabatic_circuit
Energy harvesting https://www.sciencedirect.com/science/article/pii/B9780124186620000192
“사물인터넷의 뜻과 사례” https://peterjun.tistory.com/entry/IoT-%EC%82%AC%EB%AC%BC%EC%9D%B8%ED%84%B0%EB%84%B7-%EB%9C%BB%EA%B3%BC-%EC%82%AC%EB%A1%80
“단열회로” https://www.researchgate.net/figure/a-Adiabatic-Logic-Gate-b-PFAL-buffer-c-RC-modeling-of-one-gate-and-power-clock_fig1_304457424
이성호, 안현석, 2016, 『IoT를 위한 에너지 하베스팅 및 무선충전 동향 및 기술』, 『전자공학회지』, 2016.1
김은지, 주유상, 조한진, 2015, 『저전력 SoC설계를 위한 파워 인식 DEA 툴 최신 동향』, 『주간기술동향』, 1679호
송봉섭, 『IoT용 스마트 센서를 위한 저전력 솔루션』, 『전자공학회지』 2016.1