아주대 논리회로실험 실험6 결과보고서

소개글

아주대학교 논리회로실험 결과보고서 입니다. 2011-2학기에 수강한 자료입니다.

목차

[1] 실험 의의
[2] 실험 수행 과정
[3] 결과물
[4] 고찰
[5] 예비레포트의 가상 결선도, 비교도

본문내용

[1] 실험 의의
Latch와 Flip-flop 이론을 이해하고 실험을 통해 그 동작의 특성을 확인한다.

[2] 실험 수행 과정
① R-S F/F
R-S F/F을 74HC00을 가지고 구성해 보는 실험이다. IC를 한 개만 사용하는 실험이라 회로도의 구성은 그다지 어렵지 않았다. 지금까지의 실험과 다른 점은 출력이 다시 어떤 게이트의 입력으로 들어온다는 점이었다. 이런 특성 덕분에 S와 R이 0으로 입력될 때 이전의 값을 유지하는 특이함을 볼 수 있었다. 출력 결과를 LED의 점등여부를 통해 확인해 보니 예상대로의 결과를 보였다. 워낙에 단순한 회로여서 시행착오 없이 결선을 완료할 수 있었다.

② D F/F (Gate 이용)
실험 1과 유사하지만 약간은 다른 형태의 회로를 구성하였다. 이번에는 IC를 2개 이용했기 때문에 실험 1보다는 복잡했지만 그래도 크게 어렵지 않은 결선이었다. 회로를 구성한 후에 D값에 따라 출력이 제대로 나오는 지를 확인해 보았다. 역시나 D값이 출력으로 나오고 C값이 0이 되면 이전 값을 유지하는 모습을 관찰할 수 있었다.

③ D F/F (IC 이용)
실험 2와 같은 역할을 하는 회로지만 74HC574 1개를 이용해 D F/F를 구성해 보았다. 실험 2에서의 약간은 복잡한 회로의 구성을 IC 1개를 이용해 간단하게 구성할 수 있었다. 입력값 D, C가 있어서 두 값에 의해 입력 값이 출력으로 나오는지 확인해 보았다. 역시나 D값이 그대로 나오는 모습을 볼 수 있었고, C값에 의해 이전 값이 유지되거나 D가 출력으로 나오는 지 컨트롤 할 수 있는 전형적인 D F/F의 모습을 볼 수 있었다.

참고 자료

없음