아주대학교 논리회로실험 / 3번 실험 예비보고서

소개글

"아주대학교 논리회로실험 / 3번 실험 예비보고서"에 대한 내용입니다.

목차

1. 실험 목적
2. 실험 이론
3. 실험 도구 및 소자
4. 회로 결선도
5. 실험 과정
6. 실험 예상 결과
7. 참고 문헌

본문내용

1. 실험 목적
실험 목적을 논하기에 앞서 조합 논리회로의 개념을 명확히 할 필요가 있다. 조합논리회로는 And, Or, Not의 기본 게이트들의 조합으로 일정한 입력에 대해 원하는 출력을 유도하는 논리회로다. 이 때, 가장 기본적인 조합 논리회로에는 가산기. 비교기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서, 코드 변환기 등이 있다.
본 실험에서는 이진수의 더하기와 빼기 기능을 수행하는 가산기와 감산기의 기본 구조 및 동작 원리를 이해하고 Logic 게이트들을 조합하여 가산기와 감산기의 구성을 이해한다. 그리고 실험 과정과 결과를 통해 가산기와 감산기의 입-출력이 각각 어떤 의미를 갖는지 확인하는 것을 목적으로 한다.

2. 실험 이론

조합 논리회로

조합 논리회로 블록도
조합 논리회로는 기본 게이트들의 조합으로 이루어진 논리회로다. 입력신호를 받아서 출력신호를 생성하며, 이 과정에서 2진 입력데이터를 조합하여 원하는 2진 출력데이터를 형성한다. 조합 논리회로의 블록도를 보면 알 수 있듯, n개의 입력을 받아 m개의 출력을 형성하는데 서로 다른 출력 m개의 형성을 위해서는 논리함수 m개가 필요하다. 이는 달리 말하면 입력과 출력이 꼭 일대일 대응은 아니라는 것이다.

Half Adder (반 가산기)

논리 다이어그램
진리표
이전 실험에서 배웠듯, 논리회로 (컴퓨터)는 0과 1만 사용하는 이진법 체계이다. 따라서 덧셈 또한 이진법에 따라야 한다. 이때 사용하는 조합 논리회로가 반 가산기이다. S(합)는 두 입력의 합이고, C(캐리)는 입력에 의한 올림수의 여부이다. 반 가산기는 아랫자리에서 올라온 C값을 고려할 수 없기 때문에 일반적으로 맨 오른쪽 자리 (LSB) 계산에 사용된다. 종합하자면 Input A, B로 그 합인 S와 올림수 C를 출력하는 조합 논리회로가 반 가산기이고 A, B 두 수의 합으로 인해 올림이 필요한 경우엔 그 여부를 표시 할 수 있다는 것이다. 반 가산기는 한 개의 XOR gate와 AND gate로 구성된다. 불대수 방정식으로 기술하면 , 이다.

참고 자료

아주대학교 논리회로 실험 강의 노트 (2020), p4-11
임석구 외 1인 공저, 『디지털 논리회로 (이론, 실습, 시뮬레이션)』, 제 2판, 2009 .p266-272, p316-334
wikipedia, (2020.09.16.), (2020.09.16.), ‘Adder’, https://en.wikipedia.org/wiki/Adder_(electronics)
wikipedia, (2020.09.16.), (2020.09.16.), ‘substractor’, https://en.wikipedia.org/wiki/Subtractor
ALLDATASHEET, (2020.09.07.), (2020.09.07.),
‘74HC04’, https://www.alldatasheet.co.kr/view.jsp?Searchword=74HC04
‘74HC08’, https://www.alldatasheet.co.kr/view.jsp?Searchword=74HC08
‘74HC32’, https://www.alldatasheet.co.kr/view.jsp?Searchword=74HC32
‘74HC86’, https://www.alldatasheet.co.kr/view.jsp?Searchword=74HC86