디지털 시계 조립

소개글

디지털 시계 설계하고 만드는 거에 대한 레포트입니다.

목차

없음

본문내용

1. 동기식 modulo-N 카운터 설계
<그림 D4.1>에 있는 디지털 전체 블록도처럼 모든 카운터가 하나의 공통 클럭 펄스에 동기되어 있기 때문에 만일 enable 제어 기능이 없다면 클럭 펄스가 인가될 때마다 모든 카운터가 동시에 각각 1씩 증가하게 된다.
따라서 시계는 시,분, 초 마다 카운터가 되는 방식이 달라야 한다.즉 전체적으로 시계의 각 자리별 카운터가 1이 증가하는 시점을 정리하면 다음과 같다.
초의 일의자리 10진카운터 증가시점 : 1Hz 클럭이 인가될 때마다
초의 십의자리 6진카운터 증가시점 : 초의 일의자리 10진 카운터가 9에서 0으로 변할 때
분의 일의자리 10진카운터 증가시점 : 초의 십의자리 6진 카운터가 5에서 0으로 변할 때 (즉, 59초에서 00초로 변할 때)
분의 십의자리 6진카운터 증가시점 : 분의 일의자리 10진 카운터가 9에서 0으로 변할 때 (즉, x9분 59초에서 y9분 00초로




4. 시간 설정 회로
앞에서 설계한 시계 회로의 시분초를 표시하는 각 카운터는 enable 입력 Ei에 1이 들어오고 있을 때 클럭에 맞추어 자신의 값을 1씩 증가시킨다. 값을 변화시키고자 하는 카운터의 Ei 입력을 적당한 시간동안 1로 만들어주면 시간을 맞출 수 있다.
시간을 설정하는 동안에는 시계가 동작하지 않도록 하고, 정확히 원하는 주기동안 Ei를 1로 만들어 주는 문제는 스위츠를 한번 눌렀다 뗄 때마다 한 클럭주기 동안 1을 출력해주는 단발펄스 발생회로를 사용하여 회로를 설계한다.
<그림 D4.9>는 시와 분을 설정할 수 있는 회로를 나타내며, 모드(mode)입력 1일 경우에는 초자리 10진 카운터의 Ei에 1이 공급되어 정상적인 카운트 동작을 수행

참고 자료

없음