디지털전자시계 보고서

소개글

논리회로를 이용 디지털전자시계를 구성후 보고서 작성하였습니다.
회로도 첨부

목차

1. 서론
2. 본론
가. 사용부품
나. 이론 설명(Truth table 등 회로 설계 배경 설명)
다. 회로도
라. 최종구현 회로(사진 첨부)
마. 구현된 회로 검증 내용
- 디버깅 과정 기술
3. 결론
· 실습 결과 요약
· 실습 진행하면서 배운 점, 느낀 점

본문내용

1. 서론
디지털 논리 회로 프로젝트에서 기말 시험을 대신하여 Project를 진행 했다. 나는 디지털시계를 만들기 했다.
디지털시계를 만들기 위해서는 1초가 필요하다 1초가 있음으로 1분과 1시가 존재하기 때문이다. 1초를 만드는 방법은 간단히 Function generator로 1Hz를 만들면 되지만, 지금 만들고자 하는 디지털시계는 전원만 가하면 되는 시계인 것이다.
10M Hz의 입력을 받는다고 생각을 하자. 1초로 만들기 위해서는 1/10M로 나눠야 한다. 이 부분을 Clock divider 라 한다. 1초 만 생성이 된다면 모든 것이 완료 된 것이다. 순서대로 초에서 카운트 하고 분과 시로 넘기면 끝이기 때문이다. 시를 이용하여 오전/오후를 구성하고, 요일 표시를 구성 할 수 있다. 클록이 있으면 현재 시장에 존재하는 시계들의 기능은 다 만들 수 있다고 볼 수 있다. 물론 그만큼의 노력과 시간이 투자 된다.
이번 Project에서는 중요 부분인 시계 부분과 오전/오후 부분만을 구성했다. 그 후 남은 시간을 회로 동작 원리에 대해서 공부를 하였다. 공부를 하면서 회로에 대하여 많이 알게 되었다.
비록 시계 부분과 오전/오후 부분을 구성하였지만 추후 확장 가능 하도록 만들어 놓았기 때문에 요일 기능 등을 추가로 구성 할 수 있는 회로도 이다.
3. 결론
· 실습 결과 요약
Clock divider를 이용하여 10M Hz 의 클록을 1 Hz 으로 출력을 만들어 회로에서 1sec를 카운트 한다.
Time part에서 sec, min, hour를 차례대로 카운트해나간다. sec, min, hour에서 나오는 출력을 ‘47의 입력으로 받아 처리된 출력을 7-Sgm 으로 출력을 내보낸다.
sec의 reset은 스위치를 통과한 1의 값이 1단위 chip과 10단위 chip의 clear입력으로 들어가 sec 부분을 reset 한다. sec에서 나오는 출력을 ‘86의 A입력으로 받고, 스위치를 B입력으로 받아 스위치가 누르면 min이 증가 된다.
10단위 hour에서 나오는 출력을 이용하여 AM/PM part, Week part를 구성하였다.

참고 자료

디지털 디자인 김수원 이혁재 공역
논리회로실험 이명희 공저