[논리회로실험] 실험1. 기본 게이트 설계

목차

1. Introduction
2. Design
3. Conclusion
4. Evaluation

본문내용

Introduction

ModelSim 프로그램을 통해 '논리회로' 시간에 배운 논리 게이트들의 VHDL 코드를 직접 짜보고 실제로 잘 구현되는지 확인한다. Design

① Describe what your circuit does

이번 사용할 회로는 단순한 논리 게이트들 이다. 실험에 사용할 게이트는 총 3개로 AND 게이트, OR 게이트, XOR 게이트를 사용한다.

AND 게이트는 이름에서 알 수 있듯이 논리연산 AND를 수행하는 게이트로 2-입력 AND 게이트의 경우를 진리표로 나타내면 아래와 같다.

<중 략>

이번 실험을 통해서 VHDL의 기본적인 구조를 공부할 수 있었다. 그리고 '논리회로' 과목에서 배운 AND, OR, XOR에 대해 다시 한 번 복습할 수 있었다. 이번에는 매우 간단한 회로라 entity와 architecture가 매우 간결했지만 그래도 기본적인 구조를 확인하는데 큰 무리가 없었다.

참고 자료

없음