전자회로실험_예비3

소개글

수식유도과정 포함(이론부분)
피스파이스 회로도 및 결과그래프 포함

목차

1. 목적
2. 이론
(1)미분기
(2)적분기
3. 예상(pspice)
(1)미분기
(2)적분기

본문내용

실제의 적분기 회로에서는 궤환 커패시터 C양단에 저항 를 연결하여 회로의 저주파 이득을 제한한다. 이는 연산증폭기의 포화를 방지한다. 입력 바이어스 전류에 의한 전압은
를 연결하여 줄일 수 있다. 이 때 병렬저항 로 인해 저주파 이득이 제한을 받게 되므로 앞의 입출력 관계식은 (cut-off frequency)보다 높을 때만 유효하게 된다. 보다 낮은 주파수에서는 앞의 회로는 전압 이득이 과 같은 반전 증폭기가 된다. (위의 수식을 보면 주파수가 낮아질수록 오른쪽항목이 1로 수렴해가면서 , 에 의해서만 전달함수가 정해지는 것을 알 수 있다.)

참고 자료

교재, 회로이론필기노트(고영길, 이자성 교수님)